Relatively Simple CPU 시뮬레이터 설계

소개글

컴퓨터구조 수업시간에 나온 레포트 자료입니다.
간단한 Relatively Simple CPU 를 설계하는 과정과 시뮬레이터 구동 과정, 결과가 포함되어있습니다.

(보안 문제로 시뮬레이터 구동이 안될시 java 구성 -> java 제어판 -> 보안 -> 사이트 목록 편집 -> http://media.pearsoncmg.com 추가 -> 브라우즈 종료후 다시 실행)

목차

1. 프로그램 설명
2. 소스코드
3. 실행과정
4. 결과

본문내용

프로그램 설명
○ 1~N 까지 의 합 과 1~N 까지 I행까지의 합의 합을 구하는 프로그램

소스 코드
○ 100 : 1~N 까지 더하는 합
○ 104 : 1~N 까지 K행까지의 합을 더하는 합
○ 108 : 1씩 증가하는 K값
○ 112 : N

CLAC // 초기화
STAC 100(TOTAL A)
STAC 104(TOTAL B)
STAC 108(K)
LOOP :
LDAC 108 // 현재 K값
INAC
STAC 108 // K값을 1 증가
MVAC // 증가된 K값을 임시레지스터에 저장
LDAC 100
ADD
STAC 100 // TOTAL A 에 K 값 더함
LDAC 100
MVAC
LDAC 104
ADD
STAC 104 // TOTAL B 에 TOTAL A 값을 더함
LDAC 108
MVAC
LDAC 112 // 현재 N값
SUB
JPNZ LOOP // N-K 값 이 0이 되고 Z=1 이 될 때까지 루프반복
END // N-K 값 이 0이 되고 Z=1 이 되는 순간 프로그램 종료

참고 자료

http://wps.aw.com/aw_carpinelli_compsys_1/