논리회로 설계 실험 계산기 설계

소개

논리회로 설계 실험 계산기 설계

목차

1. Introduction
2. Problem Statement
3. Implementation
4. Result & Source Code

본문내용

. Introduction
1)LCD를 이용하여 계산기를 설계 할 수 있다.
2)LCD출력 특성에 대해 알 수 있다.
3)FPGA 보드에 있는 다양한 스위치들을 다뤄 볼 수 있다.
4)여러 개의 entity가 어떤 구조로 실행되는지 생각해봄으로써 VHDL 프로그램의 구조를 좀 더 폭넓게 이해 할 수 있다.

2. Problem Statement
① Describe what is the problem.
이번 실습에서 우리에게 주어진 entity는 세 개이지만, 우리가 소스코드를 완성시켜야 할 entity는 data_gen entity이다. data_gen entity는 다음과 같다.
entity data_gen is
Port ( FPGA_RSTB : in STD_LOGIC;
FPGA_CLK : in STD_LOGIC;
w_enable : in STD_LOGIC;
data_out : out STD_LOGIC;
addr : out STD_LOGIC_VECTOR (4 downto 0);
data : out STD_LOGIC_VECTOR (7 downto 0);
load_operand1 : in STD_LOGIC;
load_operand2 : in STD_LOGIC;
load_plus : in STD_LOGIC;
load_minus : in STD_LOGIC;
calculate : in STD_LOGIC;
operand : in STD_LOGIC_VECTOR (3 downto 0));
end data_gen;
표 data_gen entity


ㄱ)실습해야할 내용
☞ 4비트 덧셈/뺄셈기 설계
☞ 4비트로 표현되는 16진수 2개의 덧셈 또는 뺄셈을 실시한 후 결과를 LCD를 통해서 출력한다.
☞ 덧셈과 뺄셈은 unsigned로 한다.
☞ 연산을 위한 숫자 두 개는 DIP 스위치를 통해서 설정하고 PUSH 스위치를 통해서 각각 입력한다.
☞ 연산자는 두 개의 PUSH 스위치를 이용하여 각각 입력한다.
☞ 연산을 수행하는 PUSH 스위치를 이용하여 연산을 하고 결과를 출력한다.

참고자료

· 없음