실험(1) 연산회로 결과보고서

소개

판매자 본인이 직접 제출한 보고서입니다.
보고서 점수 A+ 받았던 자료입니다.
사진 및 그림 포함되어 있으며, 참고문헌 명시되어 있습니다.

목차

1. 예비보고사항
⑴ 전가산기 및 전감산기의 동작 특성을 진리표에 의해서 확인하라.
⑵ 병렬 가신기와 직렬 가산기의 장단점을 서로 비교하라.
⑷ 1의 보수, 2의 보수 그리고 부호와 크기에 의한 감산법을 간단한 예를 들어 설명하라.
⑸ ALU의 기능 및 동작방법을 설명하라.
⑻ 이진 나눗셈을 전감산기를 이용하여 실현하는 방법을 설명하라.
⑼ 실용되고 있는 승산기의 동작방법에 대해 조사하라.
2. 결과
⑴ 반가산기 및 반감산기 (실험값)
⑵ 전가산기 및 전감산기 (실험값)
3. 검토
4. 참고문헌

본문내용

1. 예비보고사항
⑴ 전가산기 및 전감산기의 동작 특성을 진리표에 의해서 확인하라.
먼저 전가산기의 동작을 진리표에 의해 확인하자. 입력 A, B, C가 동등하다. 입력의 1의 개수가 2 이상부터는 다음 자리수의 입력으로 들어가는 Carry out으로 가게 된다는 것을 확인할 수 있다. 입력의 1의 개수가 1 이하일 때 합으로 표시된다는 것도 진리표를 통해 확인할 수 있다.
전감산기의 동작을 살펴보자. 진리표에서는 A에서 B를 빼는 동작을 나타내었다. A와 B의 차는 D로 표시된다. A와 B가 다른 값을 가지고 있을 때 차가 1이 되고, 같을 때는 차가 0이 된다. 그리고 B가 1이고, A가 0일 때는 빌림의 BR이 1이 된다. 그리고 입력의 BR이 1이면 전 자리의 계산에서 1을 빌려준 것이므로, 입력의 BR이 1일 때 A와 B가 같다면 차는 1이고 결과의 BR도 1이 나온다.
⑵ 병렬 가신기와 직렬 가산기의 장단점을 서로 비교하라.
병렬가산기의 작동 방법을 살펴보면, 먼저 뒷단의 전가산기에서 와 의 계산이 이루어지고 이 앞단의 입력으로 들어간다. 여기서 때문에 delay가 발생한다. 뒷단의 계산이 완료되어야만 이 나오므로 그 때까지 앞단에서는 계산이 수행되지 않아 delay이가 쌓여 bit수가 늘어나면 시간이 많이 걸린다는 단점이 있다. 장점은 회로를 쉽게 구성할 수 있다는 점이 있다.
직렬 가산기는 회로가 작다는 장점이 있지만, 직렬로 연속동작을 시키려면 시간이 많이 걸린다는 단점을 동시에 갖고 있다.
⑶ 교과서 그림 9⒠의 직렬 가산기에서 시프트 레지스터 74761 , 로 하고 클럭 펄스를 세 번 트리거시켜 줄 때, 클럭 펄스 각각이 들어온 직후의 ～의 논리상태를 설명하라.
⑷ 1의 보수, 2의 보수 그리고 부호와 크기에 의한 감산법을 간단한 예를 들어 설명하라.
이 감산법에서는 어떤 수를 빼는 것이 아니라 어떤 음수를 더한다고 생각하는 것이 편하다.
8을 8 bit 1의 보수로 표현하면 00001000
-3을 8 bit 2의 보수

참고자료

· 이병기, 『디저털공학실험』, 사이텍미디어, 2000, pp153-168.
· Thomas L. Floyd, 『Digital Fundamentals with PLD Programming』, PEARSON Prentice Hall, 2006, pp452-469.
· 위키백과, 검색어 가산기, http://ko.wikipedia.org