반가산기 및 전가산기 결과 보고서

소개

반가산기 및 전가산기 결과 보고서( 예비보고서 레포트에 실험 내용및 결과추가함.....)

목차

1. 예비조사 및 실험 내용의 이해
1.1 가산기(Adding Machine)란?
1.1.1 반가산기(half-adder ; H.A)
1.1.2 전가산기(full-adder ; F.A)

1.2 가산기의 특징 (논리기호)
1.2.1 반가산기(half-adder ; H.A)
1.2.2 전가산기(full-adder ; F.A)

1.3 가산기의 동작원리 (진리표)
1.3.1 반가산기(half-adder ; H.A)
1.3.2 전가산기(full-adder ; F.A)

1.4 구동방식 (VHDL)
1.4.1 반가산기(half-adder ; H.A)
1.4.2 전가산기(full-adder ; F.A)

2. 실험내용 및 결과
2.1 실험1
- 반가산기(Design Schematic) -

2.2 실험2
- 전가산기(Design Schematic) -

2.3 실험3
- 반가산기(Source Coding) -

2.4 실험4
- 전가산기(Source Coding) -

3. 결과 검토 및 의견

본문내용

1. 예비조사 및 실험내용의 이해
1.1 가산기란?
1.1.1 반가산기(half-adder ; H.A)
2개의 2진수 A와 B를 더한 합(sum)S와 자리 올림수(carry) C를 얻는 회로를 반가산기 라고 하며, 진리값표에서 보는 바와 같이 자리올림수 C는 A와 B가 모두 1일때만 1이되고 나머지 세 경우는 0이 된다. 또한 합 S는 A나 B중에 하나만 1일 때 1이 되고 나머지 경우에는 0이 된다. 이것을 논리식으로 표시하면 이다. 논리식을 베타적 OR회로와 AND회로, NAND 회로로 구성하는 방법이 있는데 아래그림의 (c),(b)이다. 이것을 반가산기 (Half-Adder)라 한다. 반가산기(helf adder)는 4자리수 중에서 한 자리수의 셈만을 생각한 경우이며, 아래 자리에서 가산된 결과로 발생되는 캐리(carry)는 감안하지 않는 가산이다. 현재 자리만의 가산을 생각한다면, 현재 자리의 몫과 다음 자리수로 올라가는 올림수만을 고려한다. S가 1인 경우를 보면 A. B 두 입력이 0과 1일 때만 출력된다. 그리고 올림수(carry) C는 A, B 두 입력이 1일 경우에만 1일 출력된다. 우리는 이렇게 S와 C가 1인 경우만을 민텀(minterm) 이라한다.

1.1.2 전가산기(full-adder ; F.A)
반가산기에서는 Bit 수가 많을 경우에는 찾은 Colum으로부터의 carry Column은
고려되어 있지 않다. 이러한 것들을 입력에 포함한 것을 전가산기라 한다.
전가산기는 반가산기를 2개 조합하여 구성된다.
A=101과 B=011을 합하는 경우 n 번째 자리에서 합해지는 과정을 보면 n-1번째 자리에서 발생된 자리올림수(Cn-1) 1과 A(0), B(1)의 세수가 합해져 합은 Sn 은 0이 되고 다시 이 자리에서 자리올림수 (Cn) 1이 발생되어 다음 자리에 (n+1)을 합해 주어야 된다는 것을 알수 있다. 이러한 과정을 모두 수행할 수 있는 장치를 전가산기라 한다.

참고자료

· 없음