"가산기회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 가산기 반전증폭기 4-bit Adder 가감산기 OP AMP op amp 가산기 결과

EasyAI “가산기회로” 관련 자료

+논리회로실험 반가산기 전가산기등록일 2021.10.01 | 총 2,525자 | 5페이지 | 1,500원
+조합논리회로(전가산기,반가산기)등록일 2021.01.11 | 총 590자 | 4페이지 | 1,000원

외 1,005건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"가산기회로" 검색결과 1-20 / 2,106건

새로운 구조의 전가산기 캐리 출력 생성회로 (A New Structural Carry-out Circuit in Full Adder)

은 성능을 나타내는 기존의 전가산기에 비해 4.3% 향상된 지연시간을 가지며 9.8%의 향상된 PDP 비율을 갖는다. 제안한 전가산기 회로는 HSPICE 툴을 이용하여 0.18 ... 가산기는 기본적인 산술 연산 장치로써, 산술 연산 시스템 전체의 속도 및 전력소모에 결정적인 역할을 한다. 단일 비트 전가산기의 성능을 향상시키는 문제는 시스템 성능 향상의 기본 ... 출력 Cout을 갖는 새로운 구조를 이용한다. 최대 5단계의 지연단계를 2단계로 줄인 전가산기를 제안한다. 따라서 Cout 출력속도가 향상되어 리플캐리 가산기와 같은 직렬연결

논문 | 9페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
아두이노를 활용한 디지털 논리 회로의 구현: 가산기를 중심으로 (Implementation of Digital Logic Circuits Using Arduino: Focusing on the Adder)

사단법인 인문사회과학기술융합학회 이은상

논문 | 13페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07

다운로드
논리회로실험 반가산기 전가산기

논리회로설계 실험 예비보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고 ... . 예비 이론(1) 가산기가산기란 이진수의 덧셈을 하는 논리회로이며 디지털회로, 조합회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적회로로 설계 ... 되어서 다양한 기능을 가진다. 입력신호 전압의 덧셈을 출력하는 디지털 회로도 있는데 이를 가산회로라고도 부른다.(2) 반가산기반가산기는 컴퓨터 내에서 2진 숫자를 덧셈하기 위해 사용

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
조합논리회로(전가산기,반가산기)

논리회로 및 실습예비 레포트1. 제 목 : 조합논리회로(전가산기/반가산기)2. 내 용 :1. 반가산기 (Half-adder)피가수(B) 및 가수(A) 두 개의 입력을 받아 올림수 ... 하므로 가산 회로로서는 불완전하여 이와 같은 회로를 반가산기라고 한다.입력출력ABSC*************1012. 전가산기 (Full-adder)가산 기능. 즉, 가수(added ... )에서는 고려되지 않았던 하위의 가산 결과로부터 올림수를 처리할 수 있도록 한 회로이며, 일반적으로는 가산기 두 가지와 올림수용의 회로로 구성되어 있다.입력출력ABC(in)

리포트 | 4페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
조합논리회로 (전가산기,반가산기)

논리회로 및 실습결과 레포트1. 제 목 : 조합논리회로(전/반가산기)2. 내 용 :1)Half Adder(반가산기)반가산기는 2개의 입력 값을 받아 XOR게이트와 AND게이트 ... _C2)라는 출력 값을 갖는다.반가산기는 자신의 입력값과 출력값의 표현을 괄호를 사용하면서 명확히 나타내어 줍니다.코드구현3. 결 과 :1) 전가산기회로를 통해서 구현하면 출력 S ... 로 나타내어 줍니다. 그리고 assign(선언부)를 통한 식을 써주고 종료 합니다.2) FullAdder(전가산기)전가산기는 2개의 반가산기와 OR 연산자로 구성되어 있다.3개의 입력

리포트 | 6페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
판매자 표지

디지털 회로 실험-가산기와 감산기

디지털 회로실험실험6. 가산기와 감산기1. 목적-반가산기와 전가산기의 원리를 이해한다.-반감산기와 전감산기의 원리를 이해한다.-2진병렬 가산기의 원리를 이해한다.2. 관계 이론 ... 도 한다. 출력 신호와 입력 신호에 대하여 밑에 그림과 같이 나타낼 수 있으며 반가산기의 진리표와 회로도, 논리기호이다. 논리식으로 나타내면 S = A’B+AB’=A?B, C ... 하다. 출력은 2개이다. 출력 신호와 입력 신호에 대하여 밑에 그림과 같이 나타낼 수 있으며 전가산기의 진리표와 회로도, 논리기호이다. 논리식으로 나타내면 S = A?B?Cin

리포트 | 18페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
판매자 표지

[전자회로] Pspice (전가산기와 반가산기) 실험 레포트

레포트1제출일전공강의학번담당교수이름1. 원리◆반가산기 (half adder)- 두 개의 2진수 한자리를 입력하여 합(sum)과 캐리(carry)를 구하는 덧셈 회로. 캐리는 입력 ... /1/1/1/1, B : 0/0/1/1/0/0/1/1, C : 0/1/0/1/0/1/0/1반가산기의 구현에서 sum인 (AB' + A'B) 의 회로와 (A + B)(A' + B ... ') 의 회로를 각각 만들어 비교하여 같은 결과를 갖는 것을 확인하였다. 또 반가산기의 carry 인 AB 를 구하여 입력 값 A, B에 따른 sum 이 0/1/1/0 을, carry

리포트 | 6페이지 | 2,000원 | 등록일 2020.11.30

다운로드 장바구니
논리회로실험 병렬 가산기 설계

논리회로설계 실험 예비보고서 #3실험 3. 병렬 가산기 설계1. 실험 목표1의 보수와 2의 보수에 대해 학습하고 병렬가산기, 병렬 가감산기를 논리기호를 사용하지 않고 설계 ... 회로오른쪽의 그림은 8bit 병렬가산기의 논리회로도이다. 구조를 자세히 보면 전가산기 8개가 쓰였다는 것을 알 수 있다.(4) 병렬 가감산기의 논리회로와 작동원리병렬 가감산기는 8개 ... (Schematic 방법)으로 작성하시오.(1) 병렬 가산기의 구조적 모델링(스키메틱)1) 소스 코드병렬가산기의 논리기호 내의 전가산기 회로구조적 모델링? 전가산기를 먼저 작성

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
논리회로설계실험_반가산기/전가산기 결과레포트

논리회로설계 실험 결과보고서 #2실험 2. 조합회로 설계1. 실험 목표반가산기와 전가산기에 대해서 이해하고, 반가산기와 전가산기를 세 가지 모델링 방법으로 설계한다. 또한 ... , Schematic Design으로 반가산기과 전가산기의 논리회로를 그려보고 시뮬레이션을 통해 논리회로가 제대로 그려졌는지 확인해본다. 이를 모듈화하여 4bit와 8bit 병렬 가산기 ... 까지 그려본다.2. 실험 결과- 실험 1. 반가산기1) 진리표반가산기는 한 자리 2진수 2개를 입력하여 합(Sum)과 자리올림(Carry)을 계산한 덧셈 회로이므로 다음의 식

리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
전류 모드 다치 논리 CMOS 회로를 이용한 전가산기 설계 (Design of a Full-Adder Using Current-Mode Multiple-Valued Logic CMOS Circuits)

본 논문에서는 전류 모드 다치 논리 CMOS 회로를 이용하여 4치-2치 논리 복호기, 4치 논리 전류 버퍼, 4치 논리 전가산기를 제안하였다. 제안한 전가산기는 15개 ... 가 감소되었다. 본 논문의 회로들은 HSPICE를 사용하여 시뮬레이션 하였고 그 결과를 통하여 각각의 회로들이 정확하게 동작함을 확인하였다. 시뮬레이션 결과, 제안한 전가산기는 1.5 ... 의 트랜지스터를 사용하여 기존의 2치 논리 CMOS 형태의 전가산기와 Current의 전가산기에 비하여 소자수가 각각 60.5%와 48.3% 감소되었으며, 이로 인해 면적 및 내부 노드수

논문 | 7페이지 | 무료 | 등록일 2025.06.26 | 수정일 2025.07.04

다운로드
디지털회로실험 가산기, 감산기 실험 레포트

디지털회로실험실험보고서제목 : XOR 게이트(XOR, 1비트 비교기, 보수기)가산기와 감산기(전가산기, 전감산기)1. 기본 이론- XOR 게이트- XOR(eXclusive OR ... }} `=`A` OPLUS B#F _{3} `=`A {bar{B}}#F _{4} `=` {bar{A}} B``- [그림 3] 비교기 논리회로 - [표 3] 비교기 진리표입력출력ABA=BA != B#A>BA`B)Y(`A`=`B`)Z(`A` ... *************. 기본 이론- 비교기- 비교기는 2개의 전압이나 전류를 비교하고 더 큰 쪽을 가리키는 디지털 신호를 출력하는 장치이다.- 2진 비교기는 두 2진수 값의 크기를 비교

리포트 | 10페이지 | 1,500원 | 등록일 2020.12.13

다운로드 장바구니
충북대 기초회로실험 반가산기 및 전가산기 예비

실험 6. 반가산기 및 전가산기(예비보고서)실험 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.이론(1) 2진 연산 ... digit의 2개의 digit로 결과가 얻어진다.(2) 반가산기(Half Adder)2진 덧셈을 살펴보면 2-입력(A, B)의 논리회로는 exclusive-OR 게이트와 같은 출력 ... 하면, 그 합 S와 자리올림수 C가 발생하는 데 이때 두 출력을 동시에 나타내는 회로를 반가산기라 하며 논리식은 다음과 같다.S`=A bar{B} `+ bar{A} B`=A

리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
충북대 기초회로실험 반가산기 및 전가산기 결과

실험 6. 반가산기 및 전가산기(결과보고서)실험 결과(1) 다음 회로를 구성하고 진리표를 작성하라.ABS[V]C[V]000.001280.0955015.080.0961105.080 ... 가 각 출력마다 조금 발생하였는데 이는 외부 환경과 기기의 노후화와 같은 기계적 오차에 의한 것으로 보인다. 이번 실험을 통해 디지털 공학에서 배운 반가산기와 전가산기의 원리가 실제 회로 상에서도 성립한다는 것을 확인해볼 수 있었다. ... .1160110.001994.491005.070.1151010.001444.481100.001414.481115.084.48비고 및 고찰이번 실험은 반가산기와 전가산기를 논리게이트를 이용

리포트 | 1페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

다운로드 장바구니
디지털회로실험 가산기 결과보고서

실험결과보고서실험제목실험2. 가산기학과전자공학과학년2학번조성명1. 실험과정 5.1의 결과를 다음의 표에 작성하라.[반가산기 pin 연결도][반가산기 회로]A(V)B(V)S(V)C ... _{out} (V)00offoff50onoff05onoff55offon2. 실험과정 5.2의 결과를 다음의 표에 작성하라.[전가산기 pin 연결도][전가산기 회로]C _{i n ... 의 부족으로 인해 마지막 실험은 하지 못했다. 반가산기는 2진수의 덧셈을 수행하는 논리회로이다. 입력자리 carry가 0이기 때문에 입력이 둘 다 1 (5V)인 경우에만 carry

리포트 | 4페이지 | 1,500원 | 등록일 2021.04.16

다운로드 장바구니
0.18㎛ CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계 (A New Design of High-Speed 1-Bit Full Adder Cell Using 0.18㎛ CMOS Process)

프로세서들이 개발되고 있다. 전가산기는 디지털 프로세서와 마이크로프로세서에 있어 매우 중요한 요소이다. 따라서 전가산기 설계 시 전력소비와 스피드의개선은 중요한 요소이다. 본 논문 ... 에서는 일반적인 Ratioed 로직과 패스 트랜지스터 로직을 이용하여 새로운 구조의 전가산기를 제안하였다. 제안된 전가산기는 일반적인 CMOS, TGA, 14T에 비해 좋은 성능 ... 회로의 크기 평가를 위해 0.18um CMOS공정으로 레이아웃을 하고HSPICE를 이용하여 시뮬레이션 하였다. With the recent development of

논문 | 7페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

Exp#5. 디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서실험 목표반가산기와 전가산기의 원리를 이해한다.비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 ... 있다.멀티플렉서의 원리를 이해한다.실험 이론가산기가산기는 덧셈을 수행하는 디지털회로이다. 가산기는 여러 진법에 대해서 사용되지만 가장 일반적인 경우 2진수에서 사용된다.좌측의 그림 ... 다. Carry는 자리올림수를 출력한다. 이 회로의 최종값은 2C+S가 된다.전가산기는 한자리 수 이진수를 연산하고 하위의 자리올림수 입력을 포함해서 결과값을 출력하는 가산기이다. 입력

리포트 | 10페이지 | 1,000원 | 등록일 2022.03.03

다운로드 장바구니
디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

Exp#6. 디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서실험 목표비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 있다.디코더와 인코더의 원리를 이해 ... oded decimal, BCD)로 변환을 수행하는 회로이다. 가산기의 입력 부분인 B1~B4 단자에 인가해주는 입력이 이 회로에서 어떠한 역할을 하는지를 진리표를 통해 이해 ... . 실험을 통해 작성한 진리표는 이를 잘 따르는 것을 볼 수 있었다.그 후 2진/BCD 회로를 구성하여서 회로를 확인해 보았다. 이 회로에서 7485는 비교기로 7483A는 가산기

리포트 | 10페이지 | 2,000원 | 등록일 2022.03.03

다운로드 장바구니
[논리회로실험] 가산기&감산기 예비보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부:제출일:과목명:교수명:학 번:성 명:실험 3. 가산기 & 감산기1. 실험목적1) Logic ... gate를 이용해서 가산기와 감산기를 구성한다2) 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다.2. 실험이론1) 반가산기- 2진수 덧셈에서 맨 ... 가산기- 2개의 비트 A, B와 자리올림 Ci를 더해 합 S와 Co를 출력하는 조합회로- 반가산기 2개를 사용하여 전가산기 구성- S=A?B?Ci, Co=(A?B)+((A?B)?Ci

리포트 | 7페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29

다운로드 장바구니
판매자 표지

[논리회로실험] 실험3. 가산기&감산기 결과보고서

* 실험 1 : 반가산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과ABSC*************101Boolean ... 는 예비보고서의 예상 결과 값과 동일하게 나왔다.* 실험 2 : 전가산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과 ... ABCiSCo0000000110010100110110010101011100111111Boolean equation : S=A?B?Ci, Co=(A?B)+(Ci?(A?B))전가산기 회로

리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

다운로드 장바구니
[A+] 연산 증폭기 가산기, 미분기, 적분기 회로 예비보고서

1.실험 목표 연산증폭기를 이용한 가산기, 미분기 및 적분기 회로를 구성, 측정 및 평가해서 연산증폭기 연산 응용 회로를 이해2.실험 회로 A.연산증폭기 연산 응용 회로 (a ... 증폭기의 특징입니다. 전류의 방향을 정하고 저항은 모두 같기 때문에 Va,Vb는 각각 폐회로의 평균 전압이고 연산 증폭기의 원리에서 입력 양단의 전압은 같아서 이런 식이 나옵니다. 가산기의 경우 전압이 반전되지 않으므로 비반전 가산기라고도 불립니다. ... )가산기 (b)미분기 (c)적분기그림 6.1. 연산증폭기 연산 응용 회로3.실험 장비 및 부품 리스트A.공통 NI ELVIS II MultiSim (혹은 SPICE와 같은 회로

리포트 | 18페이지 | 2,000원 | 등록일 2023.11.24

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기