비선형 연산 증폭기회로와 능동 필터

최초 등록일
1999.10.31
최종 저작일
1999.10
4페이지/한글파일 한컴오피스
가격 무료
판매자gore****
다운로드

목차

1. 실험 목적
2. 기초 이론
3. 실험 과정

본문내용

가장 간단한 비교기는 그림 18-1a처럼 연산 증폭기를 개방 루프로 사용하여 구현할 수 있다. 그림 18-1a회로의 동작을 살펴보면, 두 입력 단자 전압에 미세한 차이가 생길 경우 연산 증폭기의 상당히 큰 전압 이득으로 인하여, 출력은 최대 또는 최소의 극값을 갖게 된다. 예를 들어, V1이 V2보다 클 경우 전압차는 정(+)값이 되어 출력은 최대값이 될 것이다. 반대로 만약 V2가 V1보다 클 경우 출력은 최소값이 될 것이다.

참고 자료

없음

이 자료와 함께 구매한 자료

자료후기(4)

자료문의

제휴사는 별도로 자료문의를 받지 않고 있습니다.

판매자 정보

gore****
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
0
ㆍ전체 판매량
0
ㆍ최근 3개월 판매량
0
ㆍ자료후기 점수
평균 B
ㆍ자료문의 응답률
0%
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    상세우측 배너
    비선형 연산 증폭기회로와 능동 필터