전기전자공학실험-29&30.선형 연산 증폭기 회로 및 능동 필터 회로

목차

1. 예비레포트
2. 결과레포트

본문내용

1. 실험 목적
- 선형 연산 증폭기 회로에서 DC 전압과 AC 전압을 측정한다.
- 연산증폭기를 사용하여 만든 다양한 증폭기의 전압이득을 계산한다.
- 다양한 형태의 능동 필터 회로에 대해 주파수의 함수로 AC 전압을 측정한다. 또한 필터회로의 차단 주파수를 계산하고 측정한다.

2. 실험 장비
(1) 계측장비
- 오실로스코프
- DMM
(2) 부품
- 저항 : 10kΩ, 20kΩ, 100kΩ, 200kΩ
- IC : 741 Op-amp (또는 등가 LM741)
- 커패시터 : 0.001F
(3) 공급기
- 함수 발생기
- 직류 전원

3. 이론 개요
29. 선형 연산 증폭기 회로
연산 증폭기는 반전 입력단자와 비반전 입력단자를 가진 이득이 매우 큰 증폭기이다. 이 증폭기는 외부에 저항을 추가하여 연산증폭기 자체의 이득보다는 훨씬 작지만 외부 저항 만에 의해 결정되는 이득이 정확한 증폭기를 만들 수 있다. 또, 각 입력신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수도 있다. 반전증폭기를 원할 경우 그림 29-1에 보인 것처럼 저항을 반전입력 단자에 연결하여야 하며, 이때의 출력전압은 다음과 같다.
연산 증폭기를 사용하여 저역통과, 고역통과 또는 대역통과 필터로 동작하는 능동필터회로를 제작할 수 있다. 필터동작은 주파수의 함수로 필터의 출력이 감쇄되는 것을 말하며, 차단주파수에서는 필터의 출력이 시작값의 0.707로 떨어진다. 이것이 3dB 하강(drop)이다. 진폭의 감쇄율은 옥타브(주파수가 두 배 또는 1/2)당) 6dB로 이는 decade(주파수가 10배 크거나 작아지는 것을 말한다)당 20dB와 같다.

30. 능동 필터 회로
저역통과 필터
저역통과 필터는 필터의 차단주파수보다 낮은 주파수 성분을 통과시킨다.

참고 자료

『전자회로』 - Robert L. Boylestad, Louis Nashelsky 저
『전자회로실험』 - Robert L. Boylestad, Nashelsky, Monssen 저