Cu 범프와 Sn 범프의 접속구조를 이용한 RF 패키지용 플립칩 공정 (Flip Chip Process for RF Packages Using Joint Structures of Cu and Sn Bumps)

서지정보

· 발행기관 : 한국마이크로전자및패키징학회
· 수록지 정보 : 마이크로전자 및 패키징학회지 / 16권 / 3호 / 67 ~ 73페이지
· 저자명 : 최정열, 오태성, 김민영, 임수겸

초록

Cu pillar 범프를 사용한 플립칩 접속부는 솔더범프 접속부에 비해 칩과 기판 사이의 거리를 감소시키지 않
으면서 미세피치 접속이 가능하기 때문에, 특히 기생 캐패시턴스를 억제하기 위해 칩과 기판 사이의 큰 거리가 요구되는
RF 패키지에서 유용한 칩 접속공정이다. 본 논문에서는 칩에는 Cu pillar 범프, 기판에는 Sn 범프를 전기도금하고 이들을
플립칩 본딩하여 Cu pillar 범프 접속부를 형성한 후, Sn 전기도금 범프의 높이에 따른 Cu pillar 범프 접속부의 접속저항
과 칩 전단하중을 측정하였다. 전기도금한 Sn 범프의 높이를 5 μm에서 30 μm로 증가시킴에 따라 Cu pillar 범프 접속부
의 접속저항이 31.7 mΩ에서 13.8 mΩ로 향상되었으며, 칩 전단하중이 3.8 N에서 6.8 N으로 증가하였다. 반면에 접속부
의 종횡비는 1.3에서 0.9로 저하하였으며, 접속부의 종횡비, 접속저항 및 칩 전단하중의 변화거동으로부터 Sn 전기도금
범프의 최적 높이는 20 μm로 판단되었다.

영어초록

Compared to the chip-bonding process utilizing solder bumps, flip chip process using Cu pillar bumps can
accomplish fine-pitch interconnection without compromising stand-off height. Cu pillar bump technology is one of the
most promising chip-mounting process for RF packages where large gap between a chip and a substrate is required in
order to suppress the parasitic capacitance. In this study, Cu pillar bumps and Sn bumps were electroplated on a chip
and a substrate, respectively, and were flip-chip bonded together. Contact resistance and chip shear force of the Cu pillar
bump joints were measured with variation of the electroplated Sn-bump height. With increasing the Sn-bump height from
5 μm to 30 μm, the contact resistance was improved from 31.7 mΩ to 13.8 mΩ and the chip shear force increased from
3.8 N to 6.8 N. On the contrary, the aspect ratio of the Cu pillar bump joint decreased from 1.3 to 0.9. Based on the
variation behaviors of the contact resistance, the chip shear force, and the aspect ratio, the optimum height of the
electroplated Sn bump could be thought as 20 μm.

참고자료

· 없음