래치-업 면역과 높은 감내 특성을 가지는 LIGBT 기반 ESD 보호회로에 대한 연구 (Analysis of the LIGBT-based ESD Protection Circuit with Latch-up Immunity and High Robustness)

서지정보

· 발행기관 : 한국전기전자재료학회
· 수록지 정보 : 전기전자재료학회논문지 / 27권 / 11호 / 686 ~ 689페이지
· 저자명 : 곽재창

초록

본 논문에서는 래치-업 면역 특성과 높은 감내 특성을 갖는 LIGBT 기반 ESD 보호회로를 제안하였다. 전력 스위칭 소자로 주로 사용되는 LIGBT를 ESD 보호회로로 사용하기 위해 게이트와 이미터 단자를 캐소드 단으로 하고, 콜렉터 단자를 애노드 단으로 연결하여 사용하였다. 또한, 높은 래치-업 면역 특성을 가지기 위해 콜렉터의 N웰에 N+ 플로팅 확산영역을 삽입하여 높은 홀딩 전압을 가지는 것을 확인하였다. 제안된 보호회로는 TLP 측정을 통해 설계 변수별 전기적 특성을 검증하였으며 측정 결과, 설계변수에 따라 트리거 전압과 홀딩 전압을 조절할 수 있으며, 트리거 전압은 D2의 변화에 따라 약 22 V에서 41 V까지 증가하였고, 홀딩 전압은 약 21 V에서 최대 31 V까지 증가하였다. 또한 N+ 플로팅 확산영역을 삽입함으로써, 약 2배의 홀딩 전압 증가를 확인하였다. 따라서 제안된 ESD 보호회로는 높은 홀딩 전압 특성에 의해 높은 래치-업 면역 특성과 감내 특성을 갖는다.

영어초록

Electrostatic discharge has been considered as a major reliability problem in the semiconductorindustry. ESD reliability is an important issue for these products. Therefore, each I/O (Input/Output) PADmust be designed with a protection circuitry that creates a low impedance discharge path for ESDcurrent. This paper presents a novel Lateral Insulated Gate Bipolar (LIGBT)-based ESD protection circuitwith latch-up immunity and high robustness. The proposed circuit is fabricated by using 0.18 um BCD(bipolar-CMOS-DMOS) process. Also, TLP (transmission line pulse) I-V characteristic of proposed circuitis measured. In the result, the proposed ESD protection circuit has latch-up immunity and highrobustness. These characteristics permit the proposed circuit to apply to power clamp circuit.
Consequently, the proposed LIGBT-based ESD protection circuit with a latch-up immune characteristiccan be applied to analog integrated circuits.

참고자료

· 없음