• 파일시티 이벤트
  • 캠퍼스북
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 통합검색(156)
  • 리포트(149)
  • 자기소개서(3)
  • 시험자료(3)
  • 논문(1)

"Latch-up" 검색결과 1-20 / 156건

  • 워드파일 반도체 공정 레포트 - latch up (학점 A 레포트)
    Latch-up effect in CMOS 목차 Latch-up 이란 해결방안 Latch-up 이란 Latch-up 현상을 알아보기 전에 CMOS에 대해 알아보면 CMOS는 PMOS ... 수백mA 이상의 전류가 순간적으로 흘러 소자가 파괴되는 현상을 Latch Up이라 한다. 이러한 Latch Up현상에 의해 I-V 특성이 변하게 된다. ... 결과적으로 Latch Up은 loop gain인 Bnpn x Bpnp> 1이어야 하고 공급전원으로부터 큰 전류를 공급받으며 최소한의 trigger 시간이 있어야 발생하는 것이다.
    리포트 | 7페이지 | 2,000원 | 등록일 2022.12.29
  • 파워포인트파일 latch-up에 관한 자료
    Latch-up 조 상 현 Latch-up CMOS 회로의 기생 성분에 의해서 생기는 p-n-p-n 구조에서 VDD와 GND사이에 SCR(silicon controlled rectifier ... 발생 회로 Latch-up 발생 회로의 단면 in out Latch-up 발생 회로 모델 pnp bipolar transistor와 npn bipolar transistor가 positive ... electron에 의한 substrate current에 의해서 발생하면 latch-up을 triggering 시킬 수 있다.
    리포트 | 11페이지 | 1,000원 | 등록일 2010.10.26
  • 워드파일 Latch up in CMOS report
    Latch up - Latch up이란 Latch-up은 고전류, 저전압 상태로 주로 4층 P-N-P-N 구조에서 발생한다. ... Scott Ward, Joe Schichl - Understanding Latch-Up in Advanced CMOS LogicNational Semiconductor AN-600, ... Condition of latch up 4. Latch up Avoidance Latch up effect를 방지하기 위한 기술들은 다음과 같이 다양하다.
    리포트 | 4페이지 | 1,000원 | 등록일 2022.02.21
  • 파워포인트파일 Semiconductor Device and Design - 6,
    Latch-up Effect 4. Solution method of Latch-up Effect 1. FET(NMOS, PMOS) Process 1. ... Latch-up effect Equivalent circuit of Cmos latch up 4. ... Latch-up effect In CMOS technology, there are a number of intrinsic bipolar junction transistors.
    리포트 | 16페이지 | 2,000원 | 등록일 2023.06.22
  • 파일확장자 서강대학교 디지털논리회로실험 6주차 결과보고서
    실험목적1) Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.SR-, D-, JK- flip-flopsSet up time과 hold time에 대해 이해한다.2) Resisters의 ... 이 상태를 Oscillate 상태라고 부른다.D-latch는 SR-latch에서 발생한 문제를 해결한 latch로 clock이 HIGH상태일 경우에만 D의 신호에 따라 Q가 동작한다 ... Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block들이다.
    리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02
  • 워드파일 인하대 fpga 4주차 latch, FF, counter보고서
    FPGA 4주차 보고서 Gated D latch D_ Flip-flop RTL MAP test_bench 4bit-up counter RTL MAP test bench 4bit down
    리포트 | 14페이지 | 3,000원 | 등록일 2020.07.07
  • 한글파일 [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)11
    RS-Latch를 이용한 Chattering 방지 회로를 설계하고 원리를 설명하시오. ... 스위치에서 잡음이 들어가더라도 Pull-up 저항으로 인해 다른 출력 상태가 유지된다.
    리포트 | 2페이지 | 1,000원 | 등록일 2022.09.14
  • 워드파일 05-182-T_도어시험규정(기술표준)
    HANDLE TYPE O/S HANDLE 작동력 LIFT UP TYPE 2.5 ~ 5.5 kgf GRIP TYPE 3.5 ~ 5.5 kgf -O/S HANDLE의 작동력은 각 타입 ... 시험 DR는 실차조건과 유사하게 시험 가능하도록 HINGE, LATCH(STRIKER 포함) W/STRIP이 장착되어야 한다. - 각 차종 별 Side STRUCTURE의 길이가 ... 결합하면서 소리 나기 바로 전 상태에서 DR LATCH 선상의 외판 임의 지점에서 PUSH-PULL GAGE를 이용하여 DR 완전 닫히기 전까지 천천히 밀어 정폐력을 측정한다. 3
    리포트 | 12페이지 | 2,500원 | 등록일 2022.01.20
  • 한글파일 시립대 전전설2 Velilog 결과리포트 6주차
    = 0000 DATA_IN = 1, CLK = UP / Q = 1000 DATA_IN = 1, CLK = DOWN / Q = 1000 DATA_IN = 1, CLK = UP / Q ... 나오는 결과값은 위에서의 S-R Latch와 같은 결과값이 나온다. 래치와 플립플롭의 차이? ... 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력/병렬출력 회로를 설계해보고
    리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11
  • 한글파일 디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop
    -How did someone come up with that circuit? ... 실험목적 : D-latch 와 D-Flip flop의 Behavior의 차이를 이해할 수 있다. ? ... 실험목적 : Level-Sensitive D-latch를 Behavior 방식으로 구현할 수 있다. ?
    리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29
  • 워드파일 시립대 전전설2 [7주차 결과] 레포트
    멈춤 mode 신호(버스 SW) : mode=1 : up, mode=0 : down load 기능 : 입력 4비트 : 버스 SW, active-high 로드 버튼 : 버튼 SW 4- ... 것을 확인하였다. load 4’b000 en=1 up=0 out=load -4’b0001=4’b0111 load의 값과 en의 1의 값으로 인해서 b1001의 값이 되고 up=0으로 ... 1 out= load +4’b0001=4’1101 load 4’b100 -> en으로 인해서 load의 값은 4’b1100으로 된다 up으로 인해서 load의 값과 4’b0001의
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
  • 한글파일 The tell-tale heart 작품정리
    조성하는 장면이다. 6) He was still sitting up in the bed, listening;--just as I have done, night after night ... 작품 이해 1) I turned the latch of his door and opend it. ... for the shutters were close fastened, through fear of robbers,) (p.830 두 번째 문단 마지막 줄) 3) I then took up
    리포트 | 2페이지 | 1,000원 | 등록일 2019.06.06
  • 워드파일 [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+
    reset 기능 - enable 신호(Bus SW7) : en=1이면 계수기 동작, en=0이면 멈춤 - mode 신호(Bus SW8) : mode=1: up, mode=0: down ... . - When modeling latches, use nonblocking assignments. - When modeling combo logic with an always block ... 래치(Latch) - 2개의 NOR 게이트로 구성된 래치의 동작 SET RESET OUTPUT 0 0 변화 없음 1 0 Q = 1 0 1 Q = 0 1 1 Invalid (Q = /
    리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16
  • 엑셀파일 MISTUBISHI GX WORKS2 PLC SETUP
    PLC SET UP MANUAL 1. ... 적용대기본과 적용전 프로그램 파라미터 확인 1) PLC FILE-> File Register 확인 2) DEVICE 확인 (File Register영역 Latch(2) 307199 ... 적용전 Screen Capture(메모리사이즈,스캔타임,알람내용)" 메모리 사이즈- TOOL/Comfirm Memory Size - 그림참조 후 실행 **타겟 - Program Memory
    리포트 | 2페이지 | 2,000원 | 등록일 2019.07.09
  • 워드파일 디집적, 디지털집적회로설계 실습과제 13주차 인하대
    그 중 이번 과제에서는 latch두개를 연결하는, 즉, NAND gate 8개와 inverter 2개를 사용해 구현하는 방법을 선택했다. 그림2는 작성한 Layout의 회로이다. ... Pull up network의 경우도 마찬가지로 계산하면 에서 를 얻는다. ... 맞추어야 한다는 조건을 이용해야 한다. pull up, down network의 가장 짧은 short path를 먼저 고려한다.
    리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31
  • 워드파일 서강대학교 23년도 마이크로프로세서응용실험 8주차 Lab08 결과레포트 (A+자료)
    마이크로프로세서응용실험 8주차 실험 보고서 목적 - GPIO의 동작 모드 설정에 사용되는 레지스터의 구성, 초기화 방법을 이해한다. - GPIO의 포트 신호들을 외부소자/장치와 어떻게 ... 예를 들어, row pin이라고 할 수 있는 K4-7을 low로 출력하고, col pin인 K0-3은 pull-up 입력으로 설정한 다음, K0-3와 연결된 GPIO pin을 EXTI ... 8.2를 참고하여 각 mode에 대한 4bit 값으로 GPIO_ModeTypeDef를 정의해보았다. input pull-up과 pull-down의 경우는 따로 구별하지 않았다.
    리포트 | 31페이지 | 2,000원 | 등록일 2024.03.24
  • 워드파일 광운대학교 반도체 공정1 조()()교수님 레포트과제
    저장된 전자의 두 경우 모두 oxide로 절연이 되어 있기 때문에 전원이 공급되지 않아도 전자가 빠져나가지 못하는 비휘발성을 가지고 있다%91-Program-Erase-%EC%9D% ... NMOS와 PMOS장치에서 서로 다른 응력을 가하기 때문에 부분적으로는 전자, 정공 이동도가 응력에 의해 다른 방식으로 향상되어 있습니다. ... Bulk NMOS, PMOS 장치에서 band edge 일함수는 전류와 Short channel effect을 저울질할 때 중요한 값으로 사용된다.
    리포트 | 63페이지 | 2,000원 | 등록일 2023.12.21
  • 한글파일 충북대학교 전자공학부 기초회로실험II 예비보고서 실험 21. 메모리 회로
    Static RAM의 기본적인 구성방법과 그 사용 방법을 설명하라. ⇒ SRAM의 기본적으로 래치(Latch)구조로 feedback loop가 있어 전원이 공급되는 한 각 state를 ... 그러나 필요에 따라 RAM 영역 일부를 배터리 백업(battery back-up)에 의하여 불휘발성 영역으로 사용할 수 있다. ... CPU 레지스터나 주기억장치 등에 많이 사용 - dynamic RAM ? 각 cell이 소형 캐패시터로 구성되어 static RAM 보다 고집적도로 만들 수 있음 ?
    리포트 | 3페이지 | 2,000원 | 등록일 2020.09.19
  • 워드파일 서울시립대학교 전전설2 6주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    Reference (참고 문헌) latch - HYPERLINK "https://ko.wikipedia.org/wiki/%ED%94%8C - ... CLK 은 1 Hz 입력 출력 mode=1 : up, mode=0 : down load 기능 (동기식) : 입력 4비트 (Bus SW1~4), 로드 버튼 : Button SW1 4- ... bit counter Test bench Simulation 결과 Pin 연결 - 실험결과 (load, enable, mode / data) i) up counter Load : 0
    리포트 | 19페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16
  • 한글파일 3차시“Little Red Cap”또는 4차시“Little Red Riding Hood” 중 하나를 선택해 늑대의 입장에서 스토리 재구성
    will go up." ... good grandmother, who was in bed, because she was somewhat ill, cried out, "Pull the bobbin, and the latch ... 먹이를 먹은 지 사흘이 넘었던 늑대는 실패를 잡아당기자 문이 열리더니 바로 할머니에게 달려 들어서 순식간에 잡아먹었다. -> 이 동화는 어린 아이들을 위한 동화이다.
    리포트 | 4페이지 | 2,000원 | 등록일 2024.02.05
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업