HEVC 부호기를 위한 효율적인 화면내 예측 Angular 모드 결정 하드웨어 설계 (A Hardware Design of Effective Intra Prediction Angular Mode Decision for HEVC Encoder)

서지정보

· 발행기관 : 한국정보통신학회
· 수록지 정보 : 한국정보통신학회논문지 / 21권 / 4호 / 767 ~ 773페이지
· 저자명 : 박승용, 최주용, 류광기

초록

본 논문에서는 HEVC 부호기를 위한 효율적인 Intra Prediction Angular 모드 결정 하드웨어 설계를 제안한다. HEVC의 Intra Prediction은 현재 블록 주변의 재구성된 샘플들을 참조하여 현재 블록을 예측하는 방법이다. Intra Prediction에서는 1개의 DC 모드, 1개의 Planar 모드, 33개의 Angular 모드로 총 35개의 모드를 지원한다. HEVC의 Intra Prediction은 35개의 모드 중에서 최적의 모드를 결정한 후 예측하여 부호화 성능을 향상 시킨다. 그러나 35가지의 모드를 모두 처리하기 위해서는 많은 연산 복잡도와 처리시간이 요구된다. 그러므로 본 논문에서는 원본 영상 픽셀의 차이 값을 비교하여 Angular 모드를 효율적으로 결정하는 알고리즘을 적용한 하드웨어 설계를 제안하였다. 또한 효율적인 알고리즘의 사용을 통해 하드웨어 면적을 감소시켰다. 제안된 하드웨어 구조는 Verilog HDL로 설계하였으며, 65nm 공정으로 합성하였다. 합성 결과 14.9K개의 게이트로 구현되었고, 최대 동작 주파수는 2GHz이다.

영어초록

In this paper, we propose a design of Intra prediction angular mode decision for HEVC encoder. Intra prediction coding of HEVC is a method for predicting a current block by referring to samples reconstructed around a current block. Intra prediction supports a total of 35 modes with 1 DC mode, 1 Planar mode, and 33 Angular modes. Intra prediction coding of HEVC works by performing all 35 modes for efficient encoding. However, in order to process all of the 35 modes, the computational complexity and operational time required are high. Therefore, this paper proposes comparing the difference in the value of the original pixel, using an algorithm that determines angular mode efficiently. This new algorithm reduces the Hardware size. The hardware which is proposed was designed using Verilog HDL and was implemented in 65nm technology. Its gate count is 14.9K and operating speed is 2GHz.

참고자료

· 없음