초저전력 저잡음 듀얼 채널 CMOS 뇌신경 신호 기록 아날로그 집적회로 (An Ultra Low-Power Low-Noise Dual-Channel CMOS Neural Recording Analog IC)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 55권 / 3호 / 21 ~ 28페이지
· 저자명 : 김형석, 차혁규

초록

본 논문에서는 뇌신경 신호 기록을 위한 dual-channel CMOS 아날로그 front-end 집적회로를 설계하였다. 제안 된 집적회로는 1 Hz에서 수 kHz 주파수 대역에서 관찰할 수 있는 뇌신경 신호를 처리하기 위한 저전력 저잡음 neural 증폭기와 추가적인 이득과 대역폭의 조절이 가능한 가변 이득 증폭기, 다채널 구성에서 전체 아날로그 front-end의 전력소모를 줄이고 각 채널의 re-set시간을 조절할 수 있는 제어회로로 구성되어 있다. 저전력으로 우수한 잡음 특성을 갖는 neural 증폭기를 위해 complementary cascode input 기반의 연산증폭기를 설계하였고, 가변 이득 증폭기는 저전력에 초점을 두고 current-mirror기반의 연산증폭기를 사용하고, 제어회로는 기본적인 디지털 논리회로를 응용하였다. 가변 이득 증폭기에서 6 dB에서 24 dB까지 추가이득과 1 Hz에서 440 Hz까지 high-pass cutoff 주파수 조절이 가능하고, 600 Hz에서 10 kHz까지 low-pass cutoff 주파수의 조절이 가능하다. 제어회로는 제어신호에 따라 채널을 선택하고 초기 re-set시간의 제어가 가능하며, 선택되지 않은 채널의 전력공급을 중단한다. 전체 아날로그 front-end 집적회로는 최대 63.7 dB의 전압 이득과 1 Hz에서 10 kHz 대역에 대해 3.49 μVrms의 integrated input referred 잡음 성능으로 noise efficiency factor는 1.96이다. 1-V 전원에서 2 μW의 전력을 소모하고, 채널 당 칩 레이아웃 면적은 0.13 mm²으로 0.18-μm 표준 CMOS 공정을 이용하여 설계하였다.

영어초록

In this paper, a dual-channel CMOS analog front-end IC for neural recording applications is designed. The proposed low-power low-noise IC is composed of a neural amplifier for processing neural signals that can be observed in the frequency range of 1 Hz to several kHz, a variable gain amplifier for controlling additional gain and bandwidth, control circuit that can reduce power consumption of the overall analog front-end and adjust the re-set time of each channel. A complementary cascode input based operational transconductance amplifier(OTA) is designed for the low-power neural amplifier, while the variable gain amplifier uses a current-mirror-based OTA with a focus on low power, and the control circuit applies basic digital logic circuits. The variable gain amplifier has the voltage gain with a range of 6 dB to 24 dB and can adjust high-pass cutoff frequency from 1 Hz to 440 Hz and low-pass cutoff frequency from 600 Hz to 10 kHz. The control circuit selects a channel according to the control signal, controls the initial re-set time, and cutoffs the power to the unselected channel. The overall analog front-end IC has a maximum voltage gain of 63.7 dB and a noise efficiency factor of 1.96 with an integrated input referred noise of 3.49 μVrms for the 1 Hz to 10 kHz band. It consumes 2 μW of power from the 1-V power supply while the chip layout area per channel is 0.13 mm² and is designed using 0.18-μm standard CMOS process.

참고자료

· 없음