반도체 전공정 면접 대비 자료

소개

"반도체 전공정 면접 대비 자료"에 대한 내용입니다.

목차

없음

본문내용

<반도체 전공면접 정리>
1.반도체 생태계 설명
설계하는 fabless-설계 최적화 디자인 하우스- 생산 파운드리- 패키징 osat 그리고 IDM
2.반도체 정의
-도체 부도체 중간, 열과 불순물 가하면 전기 흐름. 도핑이 빛, 열보다 제어 쉬움(10^16~19)
-N(최외각 전자 9개)/P, 메모리(데이터 저장), 비메모리(연산 수행)
3.에너지 밴드
-가까워지면 에너지 준위 중첩 -> 에너지 밴드 형성
-VB, CB, band gap, fermi level
-도체 부도체 bandgap으로 설명
4.유전체
-유전율: 유전체 내부에서 전기장 세기 줄어든 비율, 유전상수: 진공 유전율 1로 봤을 때 상대적인 유전율 비(sio2 경우 3.9)
-정의: 전기장 인가시 다른 극성 전하 생기는 물질
-활용: low k는 절연막, high k는 커패시터
5.공핍층
-정의: 캐리어가 반대편 확산과 결합하며 캐리어 소멸되는 영역
-drift전류(공간전하), diff 전류(캐리어 확산) 동일해지면 dep 크기 일정(평형)
6.다이오드 동작 원리
-forward bias -> carrier농도 증가 -> dep layer 감소 -> 전류 증가.
-reverse bias, junction breakdown
7.MOSCAP
-정의: M,O,S순서로 적층한 구조.
-원리: gate에 전압 인가 -> 유전체 분극 -> 캐리어 이동
-상태: acc(V<V_FB): 음전압 인가시 정공 끌려옴, dep(V_FB<V<Vt) 정공 밀려남, inv(V>Vt) inv layer 형성
8.CV측정
-방법: DC bias에 AC 중첩, acc, dep, inv 관찰해서 C값을 읽어 VFB나 oxide 두께 등 계산
-high f에서는 inv layer가 반응x, dep region 반응 (majority carrier는 AC에 빠르게 반응)
-실제: fixed oxide charge(계면에서 (+)전하 띄는 불완전한 결합), interface charge trap(band gap에 전자 존재할 수 있는 trap state(+)전하, 둘 다 어닐링) 등 고려
9.MOSFET
-최초의 Tr는 쇼클리의 BJT. MOSFET은 BJT에 비해 공정 단순, 크기 작음.
-정의: MOS 구조의 Field effect transistor.
-용도, 구조(MOS와 소스, 드레인)