총 183개
-
홍익대학교 집적회로설계 최종프로젝트2025.04.261. 3-stage Pseudo-Differential Ring Oscillator 프로젝트는 3-stage Pseudo-Differential Ring Oscillator와 Frequency Divider 회로를 설계하는 것이다. 먼저 PMOS와 NMOS의 크기 비율을 3:1로 설정하고, TSPC D-Flip Flop 구조를 사용하여 Frequency Divider를 구현하였다. 회로의 Capacitance 성분을 고려하여 Duty Cycle을 50%로 맞추기 위해 노력하였다. 또한 Cross Coupled Inverter를 활용...2025.04.26
-
전자회로 설계 및 실습 결과보고서: MOSFET Current Mirror 설계2025.05.141. Current Mirror Current Mirror는 트랜지스터를 전류원으로 이용하여 같은 크기의 전류를 계속해서 만들어내는 회로입니다. 이번 실험에서는 단일 Current Mirror와 Cascode Current Mirror를 설계하고 측정하여 그 특성을 확인하였습니다. 2. 단일 Current Mirror 첫 번째 실험에서는 단일 Current Mirror 회로를 구현하고 측정하였습니다. 실험 결과 MOSFET을 이용해 회로를 설계하면 동일한 전류(Io)가 흐르는 것을 확인할 수 있었습니다. 또한 ΔVo ≡ Io·ΔRo...2025.05.14
-
전기전자공학실험-공통 소스 트랜지스터 증폭기2025.04.301. 공통 소스 증폭기(Common Source Amplifier) 소스(Source)부분이 접지되어 입력전압과 출력전압의 기준이 되어 공통 소스 증폭기라고 불리며, 입력은 Gate, 출력은 Drain에 연결되어있다. BJT 공통 이미터 증폭기와 유사한데 게이트 방면을 통하여 들여다보는 쪽은 역방향 바이어스가 걸린 접합면이므로 입력 임피던스가 매우 크고 그로 인하여 높은 전류이득과 BJT에 비해 떨어지는 편이지만 전압이득 모두 가질 수 있다. JFET은 입력신호원의 출력 임피던스가 높은 경우에 높은 전류 이득을 얻기 위한 회로에 사...2025.04.30
-
Semiconductor Device and Design2025.05.101. CMOS process design rules CMOS 설계 규칙은 특정 공정을 사용하여 제조할 회로의 물리적 마스크 레이아웃이 준수해야 하는 일련의 기하학적 제약 조건 또는 규칙입니다. 주요 목적은 가능한 한 작은 실리콘 영역을 사용하면서도 전반적인 수율과 신뢰성을 달성하는 것입니다. 이러한 규칙에는 금속 및 폴리-Si 상호 연결과 같은 최소 허용 선폭, 최소 기능 치수, 두 개의 이러한 기능 사이의 최소 허용 간격 등이 포함됩니다. 이러한 설계 규칙은 CMOS 인버터의 NMOS와 PMOS 트랜지스터 사이의 간격을 결정합니다...2025.05.10
-
전자회로실험 A+ 10주차 결과보고서(BJT Amp Biasing)2025.05.101. Frequency Response of Common Emitter Amplifier CE amplifier에서 VOUT 은 VIN 과 비교했을 때 Phase difference가 180도이다. VCE의 크기는 IC가 커지면 작아지고, IC가 작아지면 증가한다. VCE = VCC – IC*RC의 공식을 통해 확인할 수 있다. Bandwidth는 연속 주파수 집합에서 상한 주파수와 하한 주파수 간의 차이이다. 일반적으로 Hz 단위로 측정되며 상황에 따라 passband bandwidth, baseband bandwidth을 가리킨...2025.05.10
-
부산대_응용전기전자실험2_예비보고서4_MOSFET [A+보고서]2025.01.291. MOSFET Buck Chopper MOSFET Buck Chopper는 전류의 ON-OFF를 반복하여 직류 또는 교류 전원으로부터 원하는 전압이나 전류를 만들어내는 전원 회로 제어 방식입니다. 스위칭 소자가 ON일 때 전류가 흐르고 OFF일 때 다이오드를 통해 전류가 흐르면서 출력 전압이 입력 전압보다 낮아지는 강압형 컨버터입니다. 인덕터의 전압 특성을 이용하여 출력 전압을 조절할 수 있으며, 적절한 인덕턴스와 스위칭 주파수 선정이 중요합니다. 2. MOSFET Boost Chopper MOSFET Boost Chopper는...2025.01.29
-
충북대학교 정보통신공학부 회로실험II 실험 13. CMOS-TTL interface 결과보고서2025.01.111. CMOS-TTL interface CMOS-TTL interface 실험을 수행하였습니다. 실험 과정 및 결과는 다음과 같습니다. 1번 실험에서는 10[V] 인가 시 5[V], 5[V] 인가 시 결과를 확인하였습니다. 2번 실험에서도 동일한 결과를 확인하였습니다. 3번과 4번 실험에 대한 과정 및 결과도 보고되어 있습니다. 1. CMOS-TTL interface The CMOS-TTL interface is an important topic in digital electronics and computer engineering....2025.01.11
-
JFET의 특성 실험2025.05.111. JFET의 동작 원리 JFET 소자는 게이트와 소스 사이의 역방향 바이어스 전압의 크기에 의해 드레인 전류를 제어함으로써 드레인단에 증폭된 전압을 얻는 전압제어형 소자이다. 이 게이트 전압을 변화시킴으로써 채널의 폭이 변화하고 그에 따라 전류가 변화하게 된다. 2. JFET의 드레인 특성곡선 실험 결과 V_DS가 3.0V~6.0V사이에서는 I_D가 거의 변하지 않는 것으로 보아, 일정 전류원을 가지는 영역이라고 볼 수 있고, 이러한 점의 전압을 핀치오프 전압이라고 한다. 따라서 핀치오프 전압은 약 3.0V라고 할 수 있다. 3...2025.05.11
-
[A+] 중앙대학교 전자회로 설계실습 결과보고서 7. Common Emitter Amplifier의 주파수 특성2025.04.291. Common Emitter Amplifier 본 실험에서는 Common emitter amplifer의 주파수 특성을 측정하였다. 첫 번째 실험에서는 설계실습 06에서 2차 설계를 완료한 common emitter amplifer를 구현하고, Bias를 측정하였다. Bias가 PSPICE의 결과와 오차율 1% 정도의 정확한 값을 보였지만, 는 13.3%의 큰 오차율을 보였고, 이는 [㎂]라는 매우 작은 단위 때문이라 생각하였다. 는 에 의존하므로 동일하게 큰 오차율을 보였다. max min는 2차 설계를 통해 을 연결하여 95...2025.04.29
-
BJT와 MOSFET을 사용한 구동(switch) 회로2025.01.211. BJT 구동 회로 설계 BJT를 이용하여 LED 구동 회로를 설계하였습니다. 부하가 emitter에 연결된 경우와 inverter에 연결된 경우에 대해 각각 IB, IE, IC, VB, VC, R1, R2를 계산하고 총 소비전력을 구하였습니다. 또한 구동 신호 VIN이 5V(High)일 때와 0V(Low)일 때의 동작을 분석하였습니다. 2. MOSFET 구동 회로 설계 MOSFET을 이용한 LED 구동 회로를 설계하였습니다. MOSFET의 datasheet를 참고하여 적절한 RD(ON)을 선정하고, MOSFET의 Triode ...2025.01.21
6 / 19
