총 34개
-
인하대 VLSI 설계 3주차 NAND,NOR,AND,OR2025.05.031. Rule of Conduction Complements(Dual) NAND gate 회로에서 PMOS는 병렬 연결되어 두 Input 중 하나라도 0일 경우 Y 노드가 VDD와 연결되어 1이 출력되는 Pull-up network를 구성하고, NMOS는 직렬 연결되어 두 Input 모두 1일 때만 Y 노드가 GND와 연결되어 0이 출력되는 Pull-down network를 구성한다. Complementary CMOS Logic gates는 PMOS Pull-up network와 NMOS Pull-down network로 구성되며,...2025.05.03
-
디지털집적회로설계 실습 3주차 보고서2025.05.161. NMOS 단과 GND n-diff, ndc, poly를 이용해 NMOS를 그리며, n-diff는 실리콘 웨이퍼에 n-type 도펀트를 도입하고, ndc는 n-diff와 poly를 연결하는 역할을 한다. poly는 gate 역할을 하며, pwc는 GND와 p-substate 사이의 연결 역할을 한다. metal은 wire 역할을 한다. NMOS 단은 Boolean Equation에 따라 직렬로 연결되어야 한다. 2. PMOS 단과 VDD n-well, p-diffusion, pdc와 poly를 이용해 PMOS를 그리며, meta...2025.05.16
-
Tama Art University Library2025.05.061. Tama Art University Library Tama Art University Library는 2007년에 건설된 도쿄 하치오지시의 건축물입니다. 이토 토요가 설계한 이 건물은 자연과 기술의 조화를 추구하는 그의 건축 철학을 잘 보여줍니다. 건물의 형태는 마치 자연 동굴을 연상시키는 곡선의 아치로 구성되어 있으며, 이를 통해 자연의 흐름과 건축물의 유기적인 관계를 표현하고자 했습니다. 또한 다양한 프로그램과 공간이 유기적으로 연결되어 있어 이용자의 다양한 요구를 충족시키고자 했습니다. 이처럼 Tama Art Univer...2025.05.06
-
일본 골프장 매물 조사2025.01.061. Inatori Golf Club Inatori Golf Club은 시즈오카현 카모군 히가시이즈 히가시이즈쵸에 위치한 골프장입니다. 매도가는 약 10억 엔이며, 36홀, 12,693야드, 코스 레이팅 69.9의 규모를 가지고 있습니다. 도쿄에서 약 3시간, 간사이 지역에서 약 2시간 거리에 있습니다. 클럽하우스, 레스토랑, 숍, 컨벤션룸 등의 부대시설을 갖추고 있으며, 1월 플레이 요금은 섬/숲 코스 8,500엔, 바다/산 코스 10,000엔입니다. 2. Izu Heights Golf Club Izu Heights Golf Cl...2025.01.06
-
Op Amp의 특성측정 방법 및 Integrator 설계2025.05.011. Offset Voltage Offset Voltage는 이상적인 Op Amp에서는 0V이지만 실제 Op Amp에서는 내부적으로 Offset Voltage가 존재하여 출력 전압이 0V가 되지 않는다. Offset Voltage를 측정하는 방법으로는 이상적인 Op Amp를 사용하여 Inverting Amplifier를 설계하고 출력 전압을 측정하는 방법이 있지만, 실제 Op Amp의 Open Loop Gain이 유한하기 때문에 이 방법으로는 정확한 Offset Voltage를 측정할 수 없다. 대신 Op Amp의 두 입력단자를 접...2025.05.01
-
[A+]전자회로설계실습 예비보고서 22025.01.041. Offset Voltage OP-Amp의 출력전압은 소자에 인가한 전원전압에 따라 한계 출력전압이 결정됩니다. 따라서 일정 입력전압이 넘어갈 경우 출력전압은 그 한계치에 따라 일정한 모습을 보입니다. 따라서 출력전압을 open loop gain으로 나눌 경우, 전압 이득이 무한대이기 때문에, 입력전압을 정확히 할 수 없으며 동시에 입력전압에 포함된 offset voltage 또한 알 수 없습니다. 1. Offset Voltage Offset voltage is an important concept in electronic ci...2025.01.04
-
RFIC 설계 및 실험 final exam2025.05.101. Bandpass filter concept Band pass filters using LC components are used in several radio frequency applications. These filters enable a band of frequencies to be passed through the filter, while those in the stop band of the band pass filter are rejected. Cascading the LPF and the HPF, a Band Pass...2025.05.10
-
디지털집적회로설계 실습 2주차 보고서2025.11.131. NMOS 레이아웃 설계 Magic layout 도구를 사용하여 NMOS 트랜지스터를 설계한다. n-diffusion(초록색)을 21x8 크기로 생성하고, ndc(하늘색) 8x8을 양 끝에 배치한다. 빨간색 poly silicon을 중앙에 배치하여 위아래로 4칸이 나오도록 구성한다. DRC(Design Rule Check)를 통해 설계 규칙 준수 여부를 확인한다. 2. PMOS 레이아웃 설계 PMOS 트랜지스터는 p-diffusion(주황색)을 21x8 크기로 배치하고, pdc(파란색) 8x8을 양쪽 끝에 배치한다. Poly를 ...2025.11.13
-
QGIS 초보탈출 가이드_5편2025.05.081. 조판 인쇄 데이터의 최종성과인 도면, 보고서 이미지를 제작하는데 사용되는 도구. (Arc의 Layout와 유사한 기능)으로, 인덱스별로 도면을 일괄출력하기에 유용함. 신규생성, 불러오기, 항목추가 등의 기능을 제공하며, 지도책 기능을 통해 도면 일괄출력을 할 수 있다. 2. 그래픽 모델러 공간 처리 툴박스의 모든 기능을 모델로 구축하여 수행할 수 있는 기능으로, Arc의 모델빝더와 동일한 기능을 제공한다. 입력 객체와 알고리즘을 추가하여 모델을 구축할 수 있으며, 샘플 작업 및 Arc 모델빌더와의 비교 등이 가능하다. 3. 외...2025.05.08
-
Semiconductor Device and Design - 122025.05.101. Chip Floor Plan 칩 레이아웃 프로세스의 일부로, 블록의 배치를 다룹니다. 주요 고려사항은 노이즈 영향 최소화, 배선 단순화, 칩 면적 최소화 등입니다. 아날로그와 디지털 전원을 분리하고, 직접 커패시턴스 커플링, 기판을 통한 커플링, 전원 공급을 통한 커플링 등 다양한 노이즈 커플링 메커니즘을 관리해야 합니다. 2. Block-based Design (BDD) BDD는 RTL/행동 수준에서 주요 구성 요소를 모델링하는 방식입니다. 처리 속도 향상을 위해 코어 기반 설계 개념을 활용해야 합니다. 배열 레이아웃, 단일...2025.05.10
2 / 4
