총 381개
-
전류원 및 전류거울 실험2025.01.021. 전류원 및 전류거울 이 실험에서는 트랜지스터의 특성을 이용하여 전류원과 전류거울 회로를 구현하고 그 특성을 분석합니다. 전류원 회로에서는 트랜지스터의 베이스-이미터 전압을 조정하여 원하는 DC 전류를 생성하고, 전류거울 회로에서는 두 개의 트랜지스터를 이용하여 기준 전류를 복사하는 방식으로 동일한 전류를 생성합니다. 이를 통해 전류원과 전류거울의 동작 원리와 특성을 이해할 수 있습니다. 1. 전류원 및 전류거울 전류원과 전류거울은 전자회로 설계에서 매우 중요한 역할을 합니다. 전류원은 일정한 전류를 공급하는 회로 소자로, 전압...2025.01.02
-
전류원 및 전류 미러 회로 예비결과보고서2025.01.021. 전류원 전류원(current source)는 상황에 관계없이 항상 일정한 전류를 보내려고 하는 회로를 의미한다. 이상적인 전류원의 경우 상황에 영향을 받지 않겠지만 현실에서는 상황에 따라 전류에 영향을 주기도 한다. 대표적인 전류원으로 BJT, FET가 있다. 전류원의 내부 임피던스(Zin)가 작을수록 좋으며, 내부 임피던스는 최대한 크게 해줄수록 좋다. JFET 전류원은 드레인-소스 포화전류에서 동작하도록 바이어스된 JFET를 사용하며, BJT 전류원은 트랜지스터의 특성을 이용하여 구현한다. 2. 전류 미러 전류 미러는 한쪽...2025.01.02
-
전자회로실험 A+ 14주차 결과보고서(Current Mirror)2025.05.101. NMOS Current Mirror NMOS Current Mirror 회로를 구성하고 입력 전류와 출력 전류를 측정하여 전류 전달 비율을 계산했습니다. 또한 저항을 단락시키면서 노드 D의 전압과 전류를 측정하여 출력 저항을 계산했습니다. 2. Cascode Current Mirror Cascode Current Mirror 회로를 구성하고 입력 전류와 출력 전류를 측정하여 전류 전달 비율을 계산했습니다. 또한 저항을 단락시키면서 노드 D의 전압과 전류 변화를 측정하여 출력 저항을 계산했습니다. 3. Wilson Current...2025.05.10
-
침입자 경보기 회로 실험2025.04.281. 트랜지스터 트랜지스터를 이용하여 부저까지 전류가 흘러가면 부저가 작동되어 침입자가 들어오는 것을 알 수 있는 회로입니다. 트랜지스터의 베이스와 이미터 간의 전압이 0.6V 정도 되면 컬렉터와 이미터 간의 도통이 되어 전압강하가 0.1V로 낮아지고, 나머지 8.9V의 전압이 부저에 걸려 부저가 울리게 됩니다. 2. 회로 작동 원리 창문의 전선이 끊어졌을 때 트랜지스터의 베이스와 이미터 간의 전압이 0.6V 정도 되면 컬렉터와 이미터 간의 도통이 되어 전압강하가 0.1V로 낮아지고, 나머지 8.9V의 전압이 부저에 걸려 부저가 울...2025.04.28
-
인하대 VLSI 설계 2주차 inverter2025.05.031. Inverter 회로의 개념 Inverter 회로는 입력이 0일 때 출력으로 1이 출력되고 입력이 1이면 출력으로 0을 출력하는 회로를 말한다. CMOS Inverter 회로는 VDD에 PMOS, GROUND에 NMOS가 연결되어 있으며, 입력 신호가 1일 때 PMOS는 OFF, NMOS는 ON이 되어 출력 단자 Y가 VDD와 차단되고 GND와 연결되어 0의 값을 출력하며, 입력 신호가 0일 때 PMOS는 ON, NMOS는 OFF가 되어 출력 단자 Y가 VDD와 연결되고 GND와 차단되어 1의 값을 출력한다. 2. Invert...2025.05.03
-
아주대학교 A+전자회로실험 실험7 결과보고서2025.05.091. Class-A 증폭기 Class-A 증폭기는 적당한 바이어스가 걸릴 때 신호의 최대 진폭에서 항상 모든 트랜지스터가 작동한다. 신호 파형의 distortion이 가장 작지만, 입력신호에 상관없이 항상 전류가 흐르기에 전력 효율이 낮다. 실험 결과를 토대로 이를 확인할 수 있다. DC bias의 측정값들이 실험 2, 3과 비교하면 큰 것을 알 수 있다. 이는 class-A 증폭기는 항상 bias 전류가 걸려 있기 때문이다. 따라서 전력 효율이 좋지 않다. 출력파형은 입력과 마찬가지로 삼각파인데, (+), (-) 신호의 반전이 생...2025.05.09
-
예비보고서6 구매 시 절대 후회 없음(A+자료)2025.05.141. Common Emitter Amplifier 설계 이 보고서에서는 Common Emitter Amplifier 회로를 설계하고 분석하는 과정을 다루고 있습니다. 주요 내용으로는 회로 파라미터 계산, 증폭기 이득 분석, 바이어스 전압 및 전류 설계, 비선형 왜곡 분석 등이 포함되어 있습니다. 1. Common Emitter Amplifier 설계 Common Emitter Amplifier는 가장 기본적인 트랜지스터 증폭기 회로 중 하나입니다. 이 증폭기는 입력 신호를 증폭하여 출력 신호를 생성하는 역할을 합니다. 설계 시 고려...2025.05.14
-
A+받은 B급 푸시풀 전력증폭기 예비레포트2025.05.101. B급 전력 증폭기 B급 상보 대칭형 전력 증폭기를 구성하여 그 동작을 이해하는 것이 실험의 목적입니다. B급 증폭기는 트랜지스터의 베이스-에미터 부분이 입력신호의 반주기 동안 순방향 바이어스되고 나머지 반주기 동안 역방향 바이어스되는 특징이 있습니다. 이로 인해 전류가 반주기 동안만 흐르게 됩니다. B급 전력 증폭기는 변압기 없이 동일한 특성의 PNP 및 NPN 트랜지스터 각 1개를 사용하여 구성할 수 있습니다. 이때 두 트랜지스터의 기능이 서로 보완되어 상보 대칭형 증폭기가 됩니다. 하지만 실제 회로에서는 트랜지스터 베이스-...2025.05.10
-
A+ 전자회로설계실습_Common Emitter Amplifier 설계2025.01.211. Common Emitter Amplifier 설계 이 프레젠테이션에서는 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V인 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain(υo/υsig) Gv에 대한 식을 사용하여 ...2025.01.21
-
BJT 3-BJT Amplifier_결과레포트2025.01.121. Small Signal Parameters 분석 실험을 통해 BJT 단자의 전압에 따른 Common Emitter 회로의 출력을 이해하고, AC Signal을 인가했을 때 이론적으로 출력 파형을 예측하고 실험적으로 확인하였다. 시뮬레이션과 실험에서 구한 Small Signal Parameters를 비교한 결과, 10% 이내의 오차율을 보여 실험이 성공적이었음을 알 수 있었다. 다만 가변저항을 정확히 맞추지 못한 것이 오차의 원인으로 분석되었다. 2. Common Emitter Amplifier 실험 1에서 구한 β와 실험 2에...2025.01.12
10 / 39
