총 95개
-
아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서2025.01.241. 연산 증폭기(Op-amp) 연산 증폭기는 두 개의 입력 단자에서 전류가 나오면서 이를 증폭하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산 증폭기라고 정의됩니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-amp를 가정하면, 비반전 입력...2025.01.24
-
전자공학실험 20장 연산 증폭기 심화 실험 A+ 예비보고서2025.01.131. 연산 증폭기 연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받아서 단일 출력을 내보낸다. 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기 성능 파라미터 이번 실험에서 사용하고자 하는 연산 증폭기(LM741)의 데이터시트를 보고, 전압 이득, 공통 모드 입력 전압 ...2025.01.13
-
실험 20_차동 증폭기 기초 실험 결과 보고서2025.04.281. 차동 증폭 회로 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(single-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다단 증폭기의 각 단을 용이하게 커플링할 수 있으므로, 집적회로의 제작 공정이 좀더 용이하여 널리 사용되고 있다. 2. MOSFET 차동 증폭 회로 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기...2025.04.28
-
A+ 연세대학교 기초아날로그실험 7주차 예비레포트2025.05.101. 필터의 소개 및 실습 이 보고서는 필터의 소개 및 실습에 대한 내용을 다루고 있습니다. 필터는 특정 주파수 대역의 신호를 통과시키거나 차단하는 회로로, 아날로그 필터와 디지털 필터로 구분됩니다. 아날로그 필터는 수동 필터와 능동 필터로 나뉘며, 각각의 특성과 구현 방법을 설명하고 있습니다. 저역 통과 필터, 고역 통과 필터, 대역 통과 필터, 대역 제거 필터, 전역 통과 필터 등의 종류와 특성을 자세히 다루고 있습니다. 또한 PSPICE 시뮬레이션을 통해 수동 대역 제거 필터와 수동 저역 통과 필터, 능동 대역 제거 필터를 구...2025.05.10
-
전류원 및 전류 미러 회로 실험2025.11.161. 전류원 회로 회로이론에서 부하에 무관하게 일정한 전류를 공급하는 전류원을 사용한다. JFET 전류원에서는 충분한 전압 VDD가 공급될 때 VGS=0V이므로 부하저항 RL의 값에 관계없이 일정한 전류 IDSS가 흐른다. BJT 전류원 회로에서는 에미터 저항 RE가 베이스 저항들에 비해 B배 크므로 RE의 영향을 무시할 수 있어 VB가 일정한 전압이 된다. 에미터 전압과 전류는 VE=VB-0.7V, IE=(VE-(-10))/RE≈IL로 표현된다. 2. 전류 미러 회로 전류 미러 회로는 저항 Rx를 흐르는 전류가 부하 RL에 똑같이...2025.11.16
-
광운대학교 전기공학실험 M2. 아날로그 및 디지털 기초 회로 응용 결과레포트2024.12.311. KCL 및 KVL 확인 실험을 통해 KCL(Kirchhoff's Current Law)과 KVL(Kirchhoff's Voltage Law)을 확인했습니다. 아두이노 프로그램으로 측정한 전압과 전류 값이 수작업 측정 결과와 거의 일치하여, 아두이노를 활용한 실시간 측정이 효율적임을 알 수 있었습니다. 다만 아두이노 전원 전압의 정확성과 저항 값의 오차로 인해 약간의 차이가 발생했는데, 이를 보완하기 위해 실측값을 코드에 반영하는 등의 방법을 고려해볼 수 있습니다. 2. 반가산기 및 전가산기 구현 반가산기와 전가산기 회로를 TT...2024.12.31
-
아날로그 및 디지털 회로 설계실습 예비보고서 6주차2025.01.182025.01.18
-
중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 7. 논리함수와 게이트2025.04.291. NAND 게이트 NAND 게이트는 AND 게이트의 출력을 NOT 게이트(inverter)의 입력으로 연결하여 하나의 단위 회로를 구성한 것이다. 진리표와 회로도를 통해 NAND 게이트의 동작을 확인하였다. NAND 게이트가 동작하는 최소 정격 전압을 찾기 위해 입력 전압을 단계적으로 변화시키며 출력을 관찰하였다. 2. NOR 게이트 NOR 게이트는 OR 게이트의 출력을 NOT 게이트(inverter)의 입력으로 연결하여 하나의 단위 회로를 구성한 것이다. 진리표와 회로도를 통해 NOR 게이트의 동작을 확인하였다. 3. XOR ...2025.04.29
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
전류원 및 전류 미러 회로 실험2025.11.171. 전류 미러 회로 집적회로에서 공통의 정전류원으로 생성된 기준 전류를 복사하여 각 회로에 일정 전류를 공급하는 회로. NPN 또는 PNP 트랜지스터 사용 여부와 부하저항 위치에 따라 전류 싱크형과 전류 소스형으로 구분된다. 두 트랜지스터의 베이스-에미터 전압(VBE)이 동등하면 에미터 전류와 콜렉터 전류도 같아져 전류가 복사되는 원리로 동작한다. 2. JFET 전류원 JFET를 이용한 전류원 회로로, 부하저항(RL) 값을 변경하며 드레인-소스 간 전압(VDS)과 부하전류(IRL)를 측정하는 실험. 51Ω에서 20Ω, 82Ω, 1...2025.11.17
2 / 10
