총 56개
-
아날로그 및 디지털 회로 설계실습 예비보고서 10주차2025.01.171. 래치와 플립플롭 아날로그 및 디지털 회로 설계실습 예비보고서에서는 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인하는 것이 실습 목적입니다. 실습에 사용된 부품은 NAND gate 74HC00과 Inverter 74HC04이며, 실습 장비로는 오실로스코프, 브레드보드, 파워서플라이, 함수발생기 등이 사용되었습니다. 실습 계획서에는 RS 래치의 진리표와 상태도를 나타내고 있습니다. 1. 래치와 플립플롭 래치와 플립플롭은 디지털 회로 설계에서 매우 중요한 기본 구성 요소입...2025.01.17
-
중앙대학교 아날로그및디지털회로 예비보고서42025.01.201. Wien bridge 회로 설계 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 전압 분배 공식을 사용하여 관계식을 도출하였고, 이를 통해 976.4Ω의 저항 값을 사용해야 한다는 것을 확인하였습니다. 2. Wien bridge oscillator 설계 발진 조건을 만족하는 R1, R2 값을 찾아 Wien bridge oscillator를 설계하였습니다. R1=5kΩ, R2=10kΩ을 사용하여 회로를 구성하였고,...2025.01.20
-
A+ 연세대학교 기초아날로그실험 7주차 예비레포트2025.05.101. 필터의 소개 및 실습 이 보고서는 필터의 소개 및 실습에 대한 내용을 다루고 있습니다. 필터는 특정 주파수 대역의 신호를 통과시키거나 차단하는 회로로, 아날로그 필터와 디지털 필터로 구분됩니다. 아날로그 필터는 수동 필터와 능동 필터로 나뉘며, 각각의 특성과 구현 방법을 설명하고 있습니다. 저역 통과 필터, 고역 통과 필터, 대역 통과 필터, 대역 제거 필터, 전역 통과 필터 등의 종류와 특성을 자세히 다루고 있습니다. 또한 PSPICE 시뮬레이션을 통해 수동 대역 제거 필터와 수동 저역 통과 필터, 능동 대역 제거 필터를 구...2025.05.10
-
A+ 연세대학교 기초아날로그실험 3주차 결과레포트2025.05.101. R회로 구현 및 등가회로 구현 실험 1-1에서는 20옴 저항 6개를 직, 병렬로 연결하여 등가저항을 구현하고 두 가지 방법으로 등가저항을 측정하였다. 직접 측정 방법으로는 13.2옴, 전압-전류 비 방법으로는 13.16옴을 얻었으며, 이론값 13.33옴과 비교하여 오차율 0.98%와 1.28%를 보였다. 오차의 원인으로는 측정 장비의 한계와 저항 자체의 오차 등이 지적되었다. 2. C회로 구현 및 등가회로 구현 실험 1-2에서는 100옴 저항과 220pF 커패시터 6개를 직, 병렬로 연결하여 RC 회로를 구현하고 주파수에 따른...2025.05.10
-
A+ 연세대학교 기초아날로그실험 8주차 결과레포트2025.05.101. Triangular/Square Wave Generator 실험 1에서는 삼각파/사각파 발생기 회로를 구현하였다. 예비 실험에서 계산한 소자 값을 바탕으로 실제 실험을 진행하였으며, 출력 전압의 주기와 진폭을 측정하였다. 실험 결과와 예비 실험 결과, 이론값을 비교하여 약 4.99%~6.96%의 오차가 있음을 확인하였다. 이는 실제 실험에서 사용한 소자 값이 예비 실험과 정확히 일치하지 않았기 때문으로 분석되었다. 2. Astable Mode 555 Timer 실험 2에서는 555 타이머의 astable 모드를 이용한 LED ...2025.05.10
-
연세대 23-2 기초아날로그실험 A+4주차 결과보고서2025.01.061. Inverting Amplifier 실험 1에서는 Inverting Amplifier 회로를 구현하고 입력전압과 출력전압의 관계를 분석했습니다. 저항값을 변화시키면서 이론값과 측정값을 비교했고, 오차의 원인을 실제 Op-amp와 이상적인 Op-amp의 차이로 설명했습니다. 저주파수에서는 이상적인 Op-amp와 유사하게 작동하지만 고주파수로 갈수록 왜곡이 발생하는 것을 확인했습니다. 2. Non-Inverting Amplifier 실험 2에서는 Non-Inverting Amplifier 회로를 구현하고 입력전압과 출력전압의 관계...2025.01.06
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭2025.05.101. RS 래치 RS 래치는 NAND 게이트로 구성할 수 있으며, 진리표와 상태도를 통해 동작 원리를 확인할 수 있다. 또한 NAND 게이트를 이용하여 RS 플립플롭도 구성할 수 있다. 2. 플립플롭 플립플롭은 순차식 논리회로의 기본 소자로, 다양한 종류가 있으며 각각의 동작 조건과 특성이 다르다. 이번 실습에서는 NAND 게이트로 구성한 RS 플립플롭의 동작을 확인하였다. 1. RS 래치 RS 래치는 디지털 회로에서 가장 기본적인 메모리 소자 중 하나입니다. 이 래치는 두 개의 NOR 게이트로 구성되어 있으며, 각 게이트의 출력이...2025.05.10
-
[회로기초실험]연산 증폭기2025.01.031. 연산 증폭기 연산 증폭기는 매우 높은 이득을 가진 직결 증폭기로, 외부 귀환을 이용하여 이득과 임피던스 특성을 제어할 수 있습니다. 연산 증폭기는 트랜지스터로 구성되어 있으며, 제조 공정에서 발생하는 오차를 조절할 수 있는 오프셋 저항을 통해 정밀한 입출력 특성을 가질 수 있습니다. 연산 증폭기는 이상적인 특성을 가정하여 회로 설계가 쉬워지며, 반전 증폭기와 같은 기본 회로를 구성할 수 있습니다. 1. 연산 증폭기 연산 증폭기(Operational Amplifier, Op-Amp)는 전자 회로에서 매우 중요한 역할을 하는 핵심...2025.01.03
-
아날로그및디지털회로설계실습 (예비)설계실습 6. 위상제어루프(PLL) A+2025.01.291. 위상제어루프(PLL) 위상 제어 루프(PLL)는 전압제어 발진기의 출력 위상을 입력신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템입니다. 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수에 고정되게 됩니다. 위상제어루프는 전자공학과 통신 분야에 폭넓게 사용되고 있습니다. 2. 위상검출기 XOR을 이용한 위상 검출기는 위상차가 0~π 변할 때 Vout이 0~5V까지 증가하는 것을, π~2π로 변할 때는 5V~0V로 감소하는 것을 확인할 수 있었습...2025.01.29
-
연세대 23-2 기초아날로그실험 A+5주차 예비보고서2025.01.071. 필터의 종류와 특성 이 보고서에서는 필터의 종류와 특성을 이해하고, Pspice를 통해 필터의 주파수 응답을 확인하며, 실제 사용되는 특성의 필터를 설계하는 것을 목표로 합니다. 필터는 Passive Filter와 Active Filter로 나뉘며, 주파수 특성에 따라 LPF, HPF, BPF, BRF 등으로 분류됩니다. 필터의 특성을 이해하기 위해서는 주파수 영역에서의 전달함수 분석이 핵심이며, Cut off frequency, Bandwidth, Center frequency, Q-factor 등의 개념을 살펴봅니다. 2....2025.01.07
2 / 6
