실험 20_차동 증폭기 기초 실험 결과 보고서

본 내용은 " 실험 20_차동 증폭기 기초 실험 결과 보고서 " 의 원문 자료에서 일부 인용된 것입니다. 2023.02.02

문서 내 토픽

• 1. 차동 증폭 회로

  차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(single-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다단 증폭기의 각 단을 용이하게 커플링할 수 있으므로, 집적회로의 제작 공정이 좀더 용이하여 널리 사용되고 있다.

• 2. MOSFET 차동 증폭 회로

  이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고, 특성을 분석한다.

• 3. 정전류원 회로

  실험 절차 1에서 결정한 I_SS, M_3의 게이트 전압 V_bias, R_D를 고정하였을 때, 원하는 입력-출력의 공통 모드 전압 레벨이 나오는지 확인하고, 정전류원 I_SS의 V_DS 전압 V_CS를 바꾸면서 M_3에 흐르는 전류를 측정하여 분석한다.

• 4. 차동 모드 전압 이득

  입력의 공통 모드 전압을 중심으로 10kHz, 0.01V_p-p의 정현파 차동 입력 신호를 인가하여 20V/V 이상의 전압 이득을 갖는 차동 증폭 회로를 설계하고, 입력 전압의 크기를 0.01V에서 0.1V까지 증가시키면서 출력 전압과 차동 모드 전압 이득을 측정한다.

Easy AI와 토픽 톺아보기

• 1. 차동 증폭 회로

  차동 증폭 회로는 두 개의 입력 신호를 받아 그 차이를 증폭하는 회로입니다. 이 회로는 공통 모드 잡음 제거, 높은 입력 임피던스, 낮은 출력 임피던스 등의 장점을 가지고 있어 다양한 전자 회로에서 널리 사용됩니다. 차동 증폭기의 핵심은 두 개의 증폭기를 병렬로 연결하여 입력 신호의 차이를 증폭하는 것입니다. 이를 통해 공통 모드 신호는 제거되고 차동 모드 신호만 증폭됩니다. 차동 증폭 회로는 연산 증폭기, 차동 전압 증폭기, 차동 전류 증폭기 등 다양한 형태로 구현될 수 있습니다. 이러한 회로는 아날로그 신호 처리, 센서 신호 증폭, 차동 통신 등 다양한 분야에서 활용됩니다.

• 2. MOSFET 차동 증폭 회로

  MOSFET 차동 증폭 회로는 두 개의 MOSFET 트랜지스터를 이용하여 구현된 차동 증폭 회로입니다. MOSFET 차동 증폭 회로는 높은 입력 임피던스, 낮은 출력 임피던스, 낮은 전력 소모 등의 장점을 가지고 있어 다양한 전자 회로에서 널리 사용됩니다. 이 회로는 두 개의 MOSFET 트랜지스터를 공통 소스 구조로 연결하여 구현됩니다. 두 MOSFET의 게이트에 입력 신호가 인가되면 드레인 전류의 차이가 발생하고, 이를 증폭하여 출력 신호를 얻을 수 있습니다. MOSFET 차동 증폭 회로는 연산 증폭기, 차동 전압 증폭기, 차동 전류 증폭기 등 다양한 형태로 구현될 수 있으며, 아날로그 신호 처리, 센서 신호 증폭, 차동 통신 등 다양한 분야에서 활용됩니다.

• 3. 정전류원 회로

  정전류원 회로는 일정한 전류를 공급하는 회로입니다. 이 회로는 전압 변동이나 부하 변동에 관계없이 일정한 전류를 공급할 수 있어 다양한 전자 회로에서 널리 사용됩니다. 정전류원 회로는 주로 바이어스 회로, 전류 미러, 전류 소스 등의 형태로 구현됩니다. 이러한 회로는 전류 증폭기, 전압 제한기, 전류 제한기 등 다양한 응용 회로에서 활용됩니다. 정전류원 회로는 안정적인 전류 공급, 낮은 잡음, 높은 출력 임피던스 등의 장점을 가지고 있어 아날로그 회로, 전력 회로, 센서 회로 등 다양한 분야에서 중요한 역할을 합니다.

• 4. 차동 모드 전압 이득

  차동 모드 전압 이득은 차동 증폭 회로에서 입력 신호의 차이를 증폭하여 출력하는 정도를 나타내는 지표입니다. 이는 차동 증폭 회로의 성능을 평가하는 중요한 지표 중 하나입니다. 차동 모드 전압 이득은 입력 신호의 차이에 대한 출력 신호의 비율로 정의됩니다. 높은 차동 모드 전압 이득은 입력 신호의 미세한 차이를 효과적으로 증폭할 수 있음을 의미합니다. 차동 증폭 회로의 차동 모드 전압 이득은 회로 설계 시 고려해야 할 중요한 요소이며, 이를 최적화하여 회로의 성능을 향상시킬 수 있습니다. 차동 모드 전압 이득은 연산 증폭기, 차동 전압 증폭기, 차동 전류 증폭기 등 다양한 차동 증폭 회로에서 중요한 성능 지표로 활용됩니다.