총 40개
-
Software Fundament - Computer Architecture2025.01.221. Computer Architecture Computer architecture is the organization of the components that make up a computer system and the meaning of the operations that guide its function. All computers, regardless of their size, are based on a set of rules that dictate how software and hardware work together to ...2025.01.22
-
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계2025.01.201. Counter Counter는 일정한 주기를 가지고 0과 1의 신호를 반복하는 Clock 신호에 따라 0부터 n까지, 혹은 n부터 0까지 숫자 병렬 Counter로 나눌 수 있다. 비동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 공유하지 않고, 첫 번째 FF를 제외한 모든 FF가 이전 FF의 출력을 Clock 신호로 받게 된다. 동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 동일한 하나의 신호로 받는다. 2. State Machine State machine은 n개의 fli...2025.01.20
-
마이크로프로세서응용실험 4주차 Lab04 결과레포트 (A+자료)2025.01.121. Number system / ASCII code 8진수와 16진수는 2진수를 3bits, 4bits 단위로 묶어 표현하는 수체계이다. 이들은 모두 10진수로 상호변환 가능하다. 컴퓨터는 음수를 포함한 signed number를 표현하기 위해, 2's complement를 사용한다. ASCII code는 문자를 표현하기 위한 코드로, 0x00~0x1F, 0x7F의 경우 총 33개의 control character로, 나머지는 95개의 printerable character로 구성된다. 2. Flags / Updating flag...2025.01.12
-
논리회로설계실험 8주차 register 설계2025.05.151. 8-bit register 이번 실습에서는 8-bit register와 8-bit shift register를 structural modeling으로 구현하였습니다. 8-bit register는 입력 신호 IN[7:0]을 클럭 엣지에서 출력 신호 OUT[7:0]으로 그대로 전달하는 기능을 합니다. 또한 리셋 신호 RST가 1일 때 출력을 0으로 초기화합니다. 실험 결과 behavioral modeling과 structural modeling의 출력이 일치하여 8-bit register가 정상적으로 작동함을 확인하였습니다. 2....2025.05.15
-
서강대학교 23년도 마이크로프로세서응용실험 6주차 Lab06 결과레포트 (A+자료)2025.01.211. Subroutines 실험에서는 subroutine의 호출 및 복귀와 관련된 명령어들의 동작을 이해하고, stack의 활용법과 push, pop 명령어, subroutine에서의 stack의 역할을 학습했습니다. 또한 subroutine으로의 parameter 전달 방식을 이해하고, 개별적인 파일에 작성된 subroutine의 assemble, compile 및 link를 위한 directive의 역할을 이해했습니다. 2. Stacks 실험에서는 LIFO(last-in first-out) 개념을 갖는 stack 메모리 영역의 ...2025.01.21
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, Encoder 실험결과보고서2025.05.011. Decoder Decoder는 2진수 입력값을 10진수 값으로 변환하여 출력하는 회로입니다. 입력값 a, b를 받아 d3, d2, d1, d0의 값으로 출력하며, 총 4개의 minterm을 만듭니다. and 게이트와 not 게이트를 이용하여 논리회로를 구성할 수 있습니다. 2. Encoder Encoder는 10진수 입력값을 2진수 값으로 변환하여 출력하는 회로입니다. 입력값을 총 4개 받아 b1과 b0가 출력됩니다. 입력값 a3, a2, a1에 1(High)가 입력되면 해당되는 10진수 숫자 값이 b1, b0를 통해 2진수로...2025.05.01
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서2025.05.011. Flip-Flop Flip-Flop은 클럭(CLK) 입력을 받아 그에 따라 상태를 바꾸는 기억소자입니다. 실험에서는 74LS112를 활용하여 JK Flip-Flop의 동작을 확인하였습니다. JK Flip-Flop은 SR Flip-Flop, D Flip-Flop과 달리 negative edge일 때 출력이 바뀌며, J와 K가 둘 다 1인 경우에는 출력값을 반전시켜줍니다. 2. Latch Latch는 클럭(CLK) 입력을 가지지 않는 기억소자입니다. 실험에서는 SR Latch와 D Latch의 동작을 확인하였습니다. SR Latc...2025.05.01
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
한양대 Latches & Flip-Flops2025.05.041. Latches Latches는 기본적인 Gate 회로로 구성되는 기억 소자입니다. 기억 소자란 전원이 공급되고 있는 동안은 현재의 상태를 그대로 유지하는 소자를 뜻합니다. 하지만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했습니다. 2. Flip-Flops Flip-Flops는 SR FF, D FF, JK FF, T FF로 구분할 수 있습니다. 각각의 Flip-Flops는 Gate 하나의 차이로 바뀌는 비슷한 구조를 띄고 있습니다. SR Latch에 CLOCK만 추가해준 것이 SR...2025.05.04
-
건축물의 구조와 디자인 원리2025.05.161. 건축물의 구조와 디자인 원리의 역사 건축물의 구조와 디자인에 관한 연구는 고대부터 이어져온 역사가 있습니다. 이러한 분야에서 한가지 눈에 띄는 논문을 들여다보면, 깊이 있는 통찰력을 얻을 수 있습니다. 'Architectural Principles in the Age of Humanism'이라는 제목의 논문에서 저자 Rudolf Wittkower(1949)는 건축물의 구조와 디자인 원리에 대해 깊이 있는 연구를 진행하였습니다. Wittkower는 본 논문에서 건축물의 조화와 균형에 대한 중요성을 강조하였습니다. 2. 현대 건축...2025.05.16
1 / 4
