총 8개
-
덧셈 회로(ADDER) 실험 결과보고서2025.11.161. Half Adder(반가산기) TTL IC 7400 NAND gate와 TTL IC 7486 XOR gate를 사용하여 구성한 반가산기 실험. 두 개의 입력(A, B)에 대해 합(S)과 자리올림(C)을 출력. 진리표에 따라 A와 B의 합이 0이면 S=0, C=0; 1이면 S=1, C=0; 2이면 S=0, C=1의 결과를 얻음. 실험 결과가 이론값과 일치함을 확인. 2. Full Adder(전가산기) 두 개의 Half Adder와 TTL IC 7432 OR gate를 조합하여 구성한 전가산기 실험. 세 개의 입력(A, B, 이전...2025.11.16
-
컴퓨터에서 음수 표현 방법과 해밍 코드 작성2025.05.111. 컴퓨터에서 음수 표현 방법 컴퓨터에서는 0과 1로 이루어진 2진법 체계를 사용하기 때문에 실제로는 양의 정수뿐만 아니라 음의 정수도 표현해야 한다. 음수를 표현하는 방법에는 Sign-and-Magnitude, 1's Complement, 2's Complement 등 3가지 방법이 있다. 각 방법의 장단점을 살펴보면, Sign-and-Magnitude는 구현이 간단하지만 0의 표현이 두 가지여서 크기 비교가 어렵고, 1's Complement는 덧셈 및 뺄셈 연산이 쉽지만 역시 0의 표현이 두 가지여서 크기 비교가 어렵다. 2...2025.05.11
-
스토리로 배우는 영어 1형식~5형식 문장 구조2025.11.151. 영어 1형식 문장 구조 1형식은 주어(Subject)와 동사(Verb)로 이루어진 기본 문장 구조입니다. 주어가 어떤 행동을 하는 것을 나타내며, 전치사구가 추가될 수 있습니다. 대표적인 1형식 동사로는 go, come, work, study, walk, run, exercise, live, die, sit, stand, fall, arrive, depart, remain, fly, appear, disappear, happen, exist, speak, talk, travel, lie, take place, depend, w...2025.11.15
-
TCE(Trichloroethylene) 의 반복 경구투여를 이용한 간 독성평가2025.05.141. Trichloroethylene(TCE) Trichloroethylene(TCE)는 무색 투명의 유기용매제로 산업장에서 금속기기 세정제로 널리 사용되고 있습니다. 하지만 실험동물에서의 간 경변과 간에 대한 발암성이 확인되면서 인체 발암 물질로 분류됨에 따라 친환경 세정제로 대체되고 있는 추세입니다. 이번 시험을 통해 Trichloroethylene(TCE)에 대한 인체의 위해성과 친환경 세정제의 독성을 Trichloroethylene(TCE)과 비교하여 분석하는 실험을 할 것입니다. 2. 간 독성 평가 SD Rat에서 TCE(...2025.05.14
-
4비트 Binary Adder, 2's Complement 4비트 Adder/Subtrater 연산회로 예비보고서2025.01.121. 2의 보수 수 체계 2의 보수 방식을 이용하면 가산기/감산기를 한 회로에 표현할 수 있다. 양수의 경우에는 보통 쓰는 숫자를 2진수로 바꿔서 사용할 수 있다. 그러나 음수의 경우에는 다른 방법으로 표현을 하게 된다. 즉 양수에서 음수로 음수에서 양수로 변환해야 할 때는 2의 보수로 바꾼 다음에 1을 더해 주면 된다. 2의 보수를 쓰는 이유는 디지털의 가/감산을 위한 것이다. 빼기의 경우는 양수를 음수로 바꾸어 더하면 된다. 또한 음수를 뺄 경우에는 음수를 양수로 변화시키면 된다. 2. 부호 크기 2진수 체계 부호 크기 2진수 ...2025.01.12
-
인하대 VLSI 설계 3주차 NAND,NOR,AND,OR2025.05.031. Rule of Conduction Complements(Dual) NAND gate 회로에서 PMOS는 병렬 연결되어 두 Input 중 하나라도 0일 경우 Y 노드가 VDD와 연결되어 1이 출력되는 Pull-up network를 구성하고, NMOS는 직렬 연결되어 두 Input 모두 1일 때만 Y 노드가 GND와 연결되어 0이 출력되는 Pull-down network를 구성한다. Complementary CMOS Logic gates는 PMOS Pull-up network와 NMOS Pull-down network로 구성되며,...2025.05.03
-
홍익대 디지털논리실험및설계 6주차 예비보고서 A+2025.05.161. ALU 74181을 이용한 네 자리 이진수 덧셈 ALU는 산술 논리 연산 장치로, 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4비트의 출력값을 내보낸다. 네 자리 이진수의 덧셈을 수행하기 위해서는 A plus B를 수행해야하므로 Active Low로 구현하는 경우에는 A0'~A3'과 B0'~B3'에 Active Low로 계산을 수행할 비트를 입력하고 Vcc와 GND를 연결한 후, M은 L(0), S3=H(1), S2=L(0), S1=L(0) 그리고 S0=H(1)를 입력해야 한다. 그...2025.05.16
-
Case Study2_Management Communication_Dentech(덴텍)2025.04.291. Effective Sales Skills (ESS) Program Dentech 회사는 신입 영업 직원들을 대상으로 2주간의 ESS 프로그램을 운영하고 있습니다. 이 프로그램을 통해 제품 특징, 최신 혁신 사항, 고객 니즈 파악 및 최적의 제품 조합 선택, 회사 전략과의 연계 등을 교육하고 있습니다. 이 프로그램의 도입 이후 매출이 35% 증가하는 등 큰 성과를 거두고 있습니다. 2. ESS 프로그램의 개선 Dentech 회사는 ESS 프로그램의 비용을 절감하고 효율성을 높이기 위해 ESS 2.0 버전을 도입하려 합니다. 이를...2025.04.29