총 14개
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 6. 위상 제어 루프(PLL)2025.04.291. 위상 제어 루프(PLL) 위상 제어 루프는 위상 검출기(Phase Detector), 루프 필터(Loop Filter), 전압 제어 발진기(Voltage Controlled Oscillator)로 이루어져 있습니다. 전압 제어 발전기의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. 위상 제어 루프는 위상을 조절할 수 있다는 특징이 있으므로 주로 통신 분야에서 사용됩니다. 2. 위상 검출기 위상 검출기(Phase Detector)는 발진기의 입력과 출력 ...2025.04.29
-
다양한 변조와 복조의 필요성 및 방식을 간단히 정리하고 설명하시오2025.01.181. 아날로그 연속 변조 아날로그 연속 변조는 원 정보가 아날로그 신호로 주어질 때, 이를 전송 가능한 형태로 변환하는 과정을 말한다. 이 방식에서는 원래의 아날로그 신호가 직접적으로 변조 캐리어 신호에 녹아들어가게 된다. 연속 변조에는 주로 진폭 변조(AM), 주파수 변조(FM), 그리고 위상 변조(PM)이 사용된다. 각각의 방식은 캐리어 신호의 진폭, 주파수, 위상을 원 신호에 따라 변화시킨다. 아날로그 연속 변조는 아날로그 신호의 전송을 가능하게 하므로, 음성, 음악, 영상 등의 실시간 정보 전송에 중요한 역할을 한다. 2. ...2025.01.18
-
한양대 논리설계및실험 Breadboard 및 기본 논리게이트2025.05.041. 논리 회로 구성 이 실험에서는 칩 회로도를 구성하고 있는 논리 회로를 배우며, AND, OR, NAND 게이트의 input, output 데이터를 숙지하고, 드 모르간의 제 1,2법칙을 통해 input 데이터가 반대일 경우 output 데이터를 추측할 수 있습니다. Breadboard를 이용해 회로를 구성하고 input 값을 다르게 주어 Truth Table 출력값을 확인하는 것이 실험의 목적입니다. 2. 74LS00 NAND GATE 74LS00 NAND GATE는 1,2번으로 들어가서 3번으로 출력되는데, 이 때 반대값이 ...2025.05.04
-
건국대학교 전기전자기초실험2 연산증폭기3 예비레포트 결과레포트2025.01.291. 영전위 검출 회로 그림 1-1의 영전위 검출 회로에서 (-) 반주기 전압이 출력되려면 회로를 수정하여 +5V에 연결된 50k옴 저항을 -5V에 연결하거나, +와 -단자를 반대로 연결하면 된다. 2. 윈도우 비교기 회로 그림 2의 윈도우 비교기 회로에서 입력 전압이 -0.1~0.1V일 때 출력 전압이 High가 되도록 하려면 위쪽 비교기와 아래쪽 비교기에 모두 전압분배로 0.1V가 걸리도록 저항을 바꿔주면 된다. 또는 저항을 49k, 1k옴으로 설정하여 비교기에 걸리는 전압을 조절할 수 있다. 3. 슈미트 트리거 회로 그림 3의...2025.01.29
-
아날로그와 디지털의 장단점에 대해 서술하시오2025.01.181. 아날로그 시스템 아날로그 시스템은 연속적인 값을 가지는 신호를 사용하여 정보를 표현하고 전송하는 시스템이다. 아날로그 신호는 시간과 진폭에 따라 부드럽게 변화하며, 자연적이고 연속적인 특성을 가진다. 아날로그 시스템의 장점은 연속적인 신호 표현, 자연스러운 신호 전달, 정확한 신호 재생산이며, 단점은 노이즈와 왜곡의 영향, 신호 간섭과 감쇠 문제, 비용과 복잡성 증가이다. 2. 디지털 시스템 디지털 시스템은 이산화된 값을 사용하여 정보를 표현하고 전송하는 시스템이다. 디지털 신호는 0과 1로 이루어진 이진 코드로 표현되며, 시...2025.01.18
-
디지털집적회로설계 실습 3주차 보고서2025.05.161. NMOS 단과 GND n-diff, ndc, poly를 이용해 NMOS를 그리며, n-diff는 실리콘 웨이퍼에 n-type 도펀트를 도입하고, ndc는 n-diff와 poly를 연결하는 역할을 한다. poly는 gate 역할을 하며, pwc는 GND와 p-substate 사이의 연결 역할을 한다. metal은 wire 역할을 한다. NMOS 단은 Boolean Equation에 따라 직렬로 연결되어야 한다. 2. PMOS 단과 VDD n-well, p-diffusion, pdc와 poly를 이용해 PMOS를 그리며, meta...2025.05.16
-
아날로그 신호와 디지털 신호의 차이점2025.01.241. 아날로그 신호와 디지털 신호의 정의 아날로그 신호는 시간에 따라 연속적으로 변하는 신호를 의미하며, 특정 시간에서 신호 값이 연속적인 범위를 가질 수 있습니다. 디지털 신호는 이와 대조적으로, 시간의 이산적인 간격에서 정의되며, 특정 시간에서 신호 값이 0 또는 1과 같은 불연속적인 값을 갖습니다. 2. 파형의 형태 아날로그 신호는 연속적인 파형으로 나타나며, 정현파, 삼각파, 톱니파 등 다양한 형태를 가질 수 있습니다. 디지털 신호는 계단형 파형으로 나타나며, 일정한 시간 간격 동안 일정한 값을 유지하다가 시간이 지남에 따라...2025.01.24
-
아날로그및디지털회로설계실습 (예비)설계실습 5. 전압제어발진기 A+2025.01.291. 슈미츠 회로의 특성 실험에 사용될 IC(UA741)의 데이터시트를 참조하여 중요한 전기적 특성을 확인하였습니다. 주요 특성으로는 공급전압 범위, 입력전압 범위, 입력 오프셋 전압, 이득대역폭 곱, 출력전압 스윙 범위, 입력 저항 등이 있습니다. 이러한 특성을 고려하여 실험 설계를 해야 합니다. 2. 슈미츠 트리거 회로 설계 PSPICE 시뮬레이션을 통해 Vdd=+5V, Vth=2.5V인 슈미츠 트리거 회로를 설계하였습니다. 저항 R1과 R2의 값을 계산하여 회로를 구현하였고, DC sweep 시뮬레이션 결과 Vth가 2.5V인...2025.01.29
-
서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate2025.01.201. TTL 논리 게이트 TTL(Transistor-Transistor Logic)은 트랜지스터를 조합해 만든 논리 회로를 말한다. TTL 소자에서는 입력과 출력 신호의 전압 차이로 논리 레벨을 표현하며, 일반적으로 입력 신호가 2.0V 이상이면 논리 레벨 1, 0.8V 이하이면 논리 레벨 0으로 간주한다. 출력 신호의 경우 2.7V 이상이면 논리 레벨 1, 0.5V 이하이면 논리 레벨 0으로 간주한다. 이렇게 입력과 출력의 논리 레벨 전압 조건을 다르게 설정하는 이유는 회로에서 발생하는 노이즈로 인해 전압이 변화할 수 있기 때문이...2025.01.20
-
기초전자실험 - 23장 달링턴 및 캐스코드 증폭기 회로2025.04.301. 달링턴 회로 달링턴 회로는 두 개의 BJT 트랜지스터를 하나의 IC 패키지 내에 제공한다. 달링턴 회로의 베타 실효값(beta_D)은 각 트랜지스터 베타 값의 곱과 같다. 달링턴 이미터 폴로어는 일반 이미터 폴로어에 비해 높은 입력 임피던스를 가지고 있다. 달링턴 이미터 폴로어의 입력 임피던스는 R_B * (beta_D * R_E)로 주어진다. 달링턴 이미터 폴로어의 출력 임피던스는 r_e이며, 전압 이득은 (R_E) / (R_E + r_e)와 같다. 2. 캐스코드 회로 캐스코드 회로는 Q_1을 이용한 공통 이미터 증폭기가 Q...2025.04.30
1 / 2
