
디지털통신시스템설계실습10주차
본 내용은
"
디지털통신시스템설계실습10주차
"
의 원문 자료에서 일부 인용된 것입니다.
2023.06.13
문서 내 토픽
-
1. 디지털 통신 시스템이번 과제를 통해서 디지털 통신 시스템에서 변조 및 복조와 채널 페이딩이 신호 전송에 미치는 영향을 볼 수 있었습니다. 코드는 실습에서 구현했던 것들을 토대로 BPSK 변조, 복조 과정을 작성했고 페이딩의 영향을 나타내는 Rayleigh fading channel을 적용하여 코드를 구현했습니다.
-
2. 채널 페이딩과제에서 Rayleigh fading과 같은 channel fading은 수신신호에 잡음을 생성하게 하고 fading이 높을수록 오류가 증가한다는 것을 알게되었습니다.
-
3. Eb/NoEb/No가 수신 신호에 미치는 영향을 알 수 있었는데, Eb/No값이 클수록 이미지 파일이 더 잘 복원되는 반면, Eb/No 값이 작을수록 이미지가 더 왜곡되고 노이즈가 많다는 것을 알 수 있었습니다.
-
4. 이미지 파일 전송이번 과제를 통해 이미지 파일을 binary bit stream으로 변환하고 이를 변조 및 복조하여 데이터 형태로 변환하여 이미지를 출력하는 과정을 코드로 직접 작성해보면서 디지털 통신에 대해 조금 더 이해해볼 수 있는 시간이었습니다.
-
1. 디지털 통신 시스템디지털 통신 시스템은 아날로그 통신 시스템에 비해 많은 장점을 가지고 있습니다. 디지털 신호는 아날로그 신호에 비해 잡음에 강하고, 신호 처리가 용이하며, 데이터 압축이 가능합니다. 또한 디지털 통신 시스템은 다양한 멀티미디어 서비스를 제공할 수 있어 현대 사회에서 매우 중요한 역할을 하고 있습니다. 하지만 디지털 통신 시스템은 아날로그 통신 시스템에 비해 구현이 복잡하고 비용이 많이 들며, 전송 지연이 발생할 수 있다는 단점도 있습니다. 따라서 디지털 통신 시스템의 장단점을 잘 파악하고, 이를 효과적으로 활용할 수 있는 기술 개발이 필요할 것 같습니다.
-
2. 채널 페이딩채널 페이딩은 무선 통신 시스템에서 매우 중요한 문제입니다. 채널 페이딩은 송신기와 수신기 사이의 전파 경로 변화로 인해 발생하며, 이로 인해 신호 품질이 저하되어 통신 성능이 저하될 수 있습니다. 채널 페이딩을 극복하기 위해서는 다양한 기술이 개발되고 있습니다. 예를 들어 다이버시티 기법, 채널 추정 및 보상 기술, 적응형 변조 및 코딩 기술 등이 있습니다. 이러한 기술들은 채널 페이딩의 영향을 최소화하여 안정적인 통신 서비스를 제공할 수 있습니다. 따라서 채널 페이딩 문제를 해결하기 위한 지속적인 연구와 기술 개발이 필요할 것으로 보입니다.
-
3. Eb/NoEb/No는 디지털 통신 시스템에서 매우 중요한 성능 지표입니다. Eb/No는 비트 에너지 대 잡음 전력 밀도비를 나타내며, 이 값이 클수록 통신 시스템의 성능이 좋다고 볼 수 있습니다. Eb/No는 신호 대 잡음비, 비트 오류율, 채널 용량 등 다양한 통신 성능 지표와 밀접한 관련이 있습니다. 따라서 Eb/No를 최적화하기 위한 다양한 기술들이 개발되고 있습니다. 예를 들어 채널 부호화, 변조 기술, 다이버시티 기법 등이 있습니다. 이러한 기술들을 통해 Eb/No를 향상시켜 보다 안정적이고 효율적인 통신 시스템을 구현할 수 있습니다. 따라서 Eb/No에 대한 이해와 관련 기술 개발이 중요할 것으로 보입니다.
-
4. 이미지 파일 전송이미지 파일 전송은 다양한 분야에서 매우 중요한 기능입니다. 이미지 파일은 용량이 크고 전송 시 많은 데이터가 필요하기 때문에, 효율적인 전송 기술이 필요합니다. 이를 위해 다양한 압축 기술, 전송 프로토콜, 오류 정정 기술 등이 개발되고 있습니다. 예를 들어 JPEG, PNG 등의 이미지 압축 기술, TCP/IP, HTTP 등의 전송 프로토콜, FEC(Forward Error Correction) 등의 오류 정정 기술 등이 있습니다. 이러한 기술들을 통해 이미지 파일을 빠르고 안정적으로 전송할 수 있습니다. 또한 최근에는 5G, 6G 등의 고속 무선 통신 기술 발달로 인해 이미지 파일 전송이 더욱 용이해지고 있습니다. 따라서 이미지 파일 전송 기술은 앞으로도 지속적으로 발전할 것으로 예상됩니다.
-
디통설, 디지털통신시스템설계 실습과제 10주차 인하대 6페이지
채널 통과 후 신호가 주어졌으므로 코드설명을 추가하였습니다.Code그림1은 과제 데이터가 저장된 struct 부분이다. 이번 과제는 image의 정보와 bit stream이 fading 채널을 통과한 후 수신한 신호(y)가 struct 형식으로 주어져 이를 load해 진행했다.그림2는 그림1의 data를 load하는 부분이다. Height와 width, ch, level이 모두 주어져 있기 때문에 해당 변수를 load해 사용한 변수로 지정해 주었다.Fading channel을 통과한 신호의 복조의 경우 channel 보상을 해줘야 ...2021.08.31· 6페이지 -
아날로그및디지털회로설계실습 결과보고서6 14페이지
아날로그 및 디지털 회로 설계실습결과보고서 66. 위상 제어 루프(PLL)요약:6-4-1) PLL 회로를 회로도와 같이 설계하고 측정 5Vpp, 5kHz의 입력파형을 넣어준 결과, 5.6Vpp, 12.423kHz를 가지는 출력파형이 나온다.6-4-2) 10nF 커패시터를 사용했을 때 동작주파수는 15kHz~23kHz, 100nF 커패시터를 사용했을 때 동작주파수는 12kHz~15kHz, 1uF 커패시터를 사용했을 때 동작주파수는 4kHz~11kHz 영역이다.사용계측기: Digital Multimeter, Digital Storage...2025.06.29· 14페이지 -
[아날로그 및 디지털 회로 설계실습] 예비보고서6 12페이지
아날로그 및 디지털 회로설계실습(실습6 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 6. 위상 제어 루프(PLL)실습날짜2021.10.18. 17시교과목 번호제출기한2021.10.17. 24시작성자제출날짜(이클래스)2021.10.16.1. 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.2. 실습 준비물부품저항 100 Ω , 1/2 W, 5%3 개저항 1 kΩ , 1/2 W, 5%2 개저항 5.1 kΩ , 1/2 W...2022.09.14· 12페이지 -
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+ 9페이지
Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인한다...2022.07.15· 9페이지 -
[A+레포트] 5주의 강의에서 원격교육의 방법에 대해 학습하며 원격교육체제, 원격교육체제의 모형과 구성요소에 대 해 학습했습니다. 원격교육 프로그램을 위한 분석 결과에 따른 교과목 기획서를 작성하시오. 5페이지
원격교육론5주의 강의에서 원격교육의 방법에 대해 학습하며 원격교육체제, 원격교육체제의 모형과 구성요소에 대 해 학습했습니다. 원격교육 프로그램을 위한 분석 결과에 따른 교과목 기획서를 작성하시오.담당교수학과학번이름제출일I. 서론정보통신 기술의 발달과 교육 환경의 다변화로 원격교육의 중요성이 한층 부각되고 있다. 학습자들은 공간적 제약 없이 다양한 학습 활동을 수행하기를 원하며, 교육 기관이나 기업에서도 효율성과 경제성을 높이기 위해 원격교육을 적극 도입하고 있다. 이러한 흐름 속에서 원격교육체제를 효과적으로 운영하기 위해서는 교수자...2025.01.16· 5페이지