*완 스토어

*완

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

6개
전체 판매량

60개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

50%

전체자료 6개

BJT 차동증폭기 설계 (계산및 시뮬레이션 소스 포함)

Multistage Differential amplifier인하대학교 전자공학과■ BJT Multistage Differential amplifier① Schematic② Netlist③ Results (출력결과, 주파수응답, Phase margin 측정)④ Opamp의 DC동작특성 체크⑤ Buffer구성 후 Vin+ 단자에 0V~ 3V 까지 Sweep⑥ 증폭기 설계 (Inverting amplifier)⑦ 증폭기 설계 (Non-inverting amplifier)⑧ 증폭기 설계 (Difference amplifier)⑨ 필터 설계 (HPF, LPF)■ 결 론■ BJT Multistage Differential amplifier① Schematic② Netlist*****BJT Multistage Amp *****.global vdd vss gndvdd vdd gnd 1.5vdd2 vss gnd -1.5vin1 ina gnd sin(0 0.1 1k)vin2 inb gnd sin(0 0.1 1k 0 0 180)*vin1 ina gnd ac 1 dc 0*vin2 inb gnd ac 0 dc 0.subckt opamp in1 in2 outq1 q1c in1 q10c bnpnq2 q2c in2 q10c bnpnq3 q1c q5e vdd bpnpq4 q2c q5e vdd bpnpq5 vss q1c q5e bpnpq6 vss q2c q7b bpnpq7 q8b q7b vdd bpnpq8 vdd q8b out bnpnq9 q9b q9b vss bnpnq10 q10c q9b q10e bnpnq11 q8b q9b q11e bnpnr1 vdd q9b 2.3kr2 q10e vss 35.9r3 q11e vss 35.9r4 out vss 4kc1 q2c q8b 400p.ends**** inverting opamp *****r100 ina inm 10kr200 inm vout 30kx1 inm gnd vout opamp.model BNPN NPN(Is=10f Xti=3 Eg=1.11 VPNP PNP(Is=10f Xti=3 Eg=1.11 Vaf=100 Bf=100 Ise=2.14f Ne=1.465+ Ikf=1.5 Nk=1.319 Xtb=1.5 Var=100 Br=10.97 Isc=2.619f Nc=1.707+ Ikr=26.37m Rc=.5 Cjc=9.716p Mjc=.3333 Vjc=.75 Fc=.5 Cje=5p+ Mje=.3333 Vje=.75 Tr=10n Tf=452.4p Itf=5 Xtf=0 Vtf=10).op.tran .1u 10m*.AC DEC 10 1 100G.end③ Result위의 결과파형을 보면 증폭기의 정상적인 파형이 나오지 않는 것으로 보일 수있지만 이는 설계한 opamp의 gain이 상당히 높기 때문에 opamp증폭기의 출력이Saturation 되어 나타나는 것을 확인할 수 있습니다.이 Opamp에는 바로 시그널을 입력하여 사용하기에는 증폭도가 너무 크기 때문에,Inverting Opamp나, Non-Inverting Opamp를 구현하여 원하는 시그널을 증폭시킬 수 있습니다.? 주파수응답설계한 Opamp의 주파수응답을 측정하여 보았습니다. 실질적으로 사용가능한주파수 구간은 10Khz~ 1Mhz 대역이였으며 현재 상용제품인 ua741 연산증폭기와비교해 보아도 크게 떨어지지 않는 성능이었습니다.? Phase Margin 측정Phase margin을 측정하였습니다. 약 4Mhz 정도까지는 60‘를 유지합니다.④ Opamp의 DC동작특성 체크Hspice에서 .OP 옵션을 이용하여 Opamp의 DC동작특성을 알아보았습니다.1 ****** HSPICE -- U-2003.09-SP1 (20031115) 01:43:31 12/18/2007 pcnt***********bjt multistage amp *********** operating point information tnom= 25.000 temp= 25.000*********** operating point status is all simulation time is 0.node m+1:q8b = 625.5873m 1:q9b =-848.3705m**** voltage sourcessubcktelement 0:vdd 0:vdd2 0:vin1 0:vin2volts 1.5000 -1.5000 0. 0.current -2.4160m 2.4173m -1.3124u 0.power 3.6241m 3.6260m 0. 0.total voltage source power dissipation= 7.2501m watts**** resistorssubckt x1 x1 x1 x1element 1:r1 1:r2 1:r3 1:r4r value 2.3000k 35.9000 35.9000 4.0000kv drop 2.3484 18.1791m 18.3110m 1.5000current 1.0210m 506.3803u 510.0550u 374.9975upower 2.3978m 9.2055u 9.3396u 562.4926u**** bipolar junction transistorssubckt x1 x1 x1 x1 x1 x1element 1:q1 1:q2 1:q3 1:q4 1:q5 1:q6model 0:bnpn 0:bnpn 0:bpnp 0:bpnp 0:bpnp 0:bpnpib 1.3119u 1.3124u -2.5347u -2.5347u -51.3514n -52.2621nic 250.5408u 250.5888u -250.4894u -250.5365u -5.0180u -5.1071uvbe 615.3504m 615.3602m -615.1983m -615.1983m -514.3572m -514.8141mvce 985.8047m 967.0325m -1.1296 -1.1483 -2.3848 -2.3665vbc -370.4543m -351.6723m 514.3572m 533.1294m 1.8704 1.8517vs -369.9542m -351.1819m -884.8017m -884.8017m -370.4445m -351.6723mpower 247.7916u 243.1351u 284.501 398.0060k 398.8154k 398.8154k 20.1984x 19.8424xcpi 13.5163p 13.5176p 10.7759p 10.7767p 6.2312p 6.2338pcmu 4.1775p 4.2047p 8.1641p 8.1241p 6.4033p 6.4186pcbx 0. 0. 0. 0. 0. 0.ccs 0. 0. 0. 0. 0. 0.betaac 193.3209 193.2845 99.0902 99.1088 98.7947 98.7897ft 87.2850x 87.1608x 81.8727x 82.0578x 2.4591x 2.4992xsubckt x1 x1 x1 x1 x1element 1:q7 1:q8 1:q9 1:q10 1:q11model 0:bpnp 0:bnpn 0:bnpn 0:bnpn 0:bnpnib -5.1594u 1.9427u 5.2886u 2.6265u 2.6132uic -509.3845u 374.3668u 1.0105m 503.7539u 507.4418uvbe -633.5136m 625.5971m 651.6295m 633.4505m 633.3186mvce -874.4127m 1.5000 651.6295m 866.4608m 2.1073vbc 240.8991m -874.4127m 0. -233.0103m -1.4740vs -866.4864m -1.4993 850.3480m 616.3460m -624.5942mpower 448.6808u 562.7692u 661.9194u 438.1467u 1.0710mbetad 98.7303 192.7038 191.0732 191.7978 194.1839gm 19.8097m 14.4689m 38.6278m 19.4250m 19.5682mrpi 4.9931k 13.4173k 4.9035k 9.9066k 9.9572krx 0. 0. 0. 0. 0.ro 195.5441k 267.7804k 98.3139k 197.7128k 198.7216kcpi 15.3719p 17.0500p 34.9235p 20.7200p 20.8~ 3V 까지 Sweep입력신호를 -3V에서 3V까지 Sweep를 해보았습니다. 예상했던대로 증폭기가의 출력이 입력을 따라가는 전압 구간을 확인할수 있었습니다.약 -0.8V ~ +0.8 V 의 구간이었습니다.Vdd가 1.5V 이고, Vss를 -1.5V로 설계하였기 때문에 위의 구간은 적정하다고 할 수있습니다.⑥ 증폭기 설계 (Inverting amplifier)으로 설정하고,으로 설정하여 Inverting Opamp를 구현하여보았습니다. 정상적으로 사인시그널이 증폭되고 있음을 확인할 수 있습니다. ⑦ 증폭기 설계 (Non-inverting amplifier)으로 설정하고,으로 설정하여 Non-inverting Opamp를 구현하여보았습니다.에서 정상적으로 두배 증폭된 시그널이 출력되고 있는것을 확인할 수 있습니다. ⑧ 증폭기 설계 (Difference amplifier)출력파형동작결과위의 빨간색 사인파가 V1 이고 (진폭 0.1V), 살색 사인파가 V2 (진폭 0.2V) 입니다. 노란색 사인파형은 얻고자 하는 출력결과이며, 이 값은로 하였기 때문에이 출력되게 됩니다. 위의 결과파형을 살펴보면, 정상적으로 감산기 기능을 하고 있는 것을 확인 할 수 있습니다.⑨ 필터 설계 (HPF, LPF)- Low pass 필터설계- High pass 필터설계■ 결 론지금까지 BJT multi-stage opamp를 설계하여 보고, 동작에 관하여 알아보았습니다.또한 설계한 증폭기를 응용하여 다양한 기능을 구현해 볼 수 있었습니다. 지난 한 학기 동안 전자회로시간에서 배웠던 지식을 이용하여, 설계를 해볼 수 있는 기회이었으며, 이번 multi stage opamp를 설계하면서 강의시간과 책에만 있었던 내용들을실제로 구현해보고, 시뮬레이션 할 수 있었습니다.BJT Multi-stage opamp가 2단 증폭기이다 보니 맨 처음에 만들었던 opamp는동작은 하였지만 출력 파형이 매우 불안하였습니다.Netlist도 틀림없이 만들었지만 출력파형이 너무 불안정하였는데 수업시간에 배웠던 보.

공학/기술| 2008.04.14| 13페이지| 2,000원| 조회(1,443)

OP-Amp, 연산증폭기, 차동증폭기, opamp, 전자과

미리보기

닫기
[텀프로젝트] 5 bit Flash ADC , 플래쉬 ADC 설계 (시뮬레이션 코드 포함)

전자회로 응용실험 프로젝트■ 목 표지난 한 학기 동안 익힌 Hspice를 이용하여, 각종 기본적인 Gate 와 CurrentSource, Transmission gate, Latch, Differential Amplifier 등을 설계하였습니다.이런 기본적인 Block을 조합하여, Analog signal을 Digital signal로 컨버팅시키는 Flash ADC를 제작하는 것이 이번 프로젝트의 목표입니다.■ 작동원리이번에 설계할 5Bit Flash ADC는 크게 아래 블록과 같이 구성됩니다.VoltageReference→Preamp→ComparatorandSR-Latch→1 of N coder→Encoder→D-FF우선 저항을 이용하여, Voltage Reference를 만들어줍니다. 이 기준전압과사인파의 전압차이를 차동증폭기를 통하여 증폭을 하게 됩니다. 이때, 차동증폭기에의해 충분히 증폭된 두 Output 단자의 전압차이를 Comparator를 통하여 큰전압쪽 시그널을 High로, 작은 전압쪽 시그널을 Low로 만들어 줍니다.이 비교기를 거친 시그널은 1 of N coder를 통하여 연속된 시그널에서중첩되는 부분은 Low로, 중첩되지 않는 부분은 High로 바뀌게 되며, 이 시그널은인코더와 D-Flip Flop을 통하여 디지털 시그널로 변환되게 됩니다.이 디지털 시그널을 Ideal한 DAC를 통하여 아날로그 시그널로 다시 변환하여 보고 설계한 Flash ADC가 잘 동작하는지 확인할 수 있습니다.? Schematic기준전압원 Preamp 비교기 SR-Latch 1 of N coder Encoder D-Flip Flop10Mohmbit1bit2bit3bit4bit5?설계과정1. 입력할 아날로그 시그널의 대략적인 주파수 결정입력할 시그널과 샘플링 주파수를 먼저 결정하는 것이 더 좋을지 아니면,ADC를 만들어 보고 조절할지 고민을 해봤는데, 아무래도 5bit 이다보니 만들고나서 사이징 문제가 생겨서 오작동 한다면 해결하기 어려울 것이라 생각했습니다.FFT 분(그림2) 1 of N code를거치고 나서는 각각 두 개의 출력시그널에서 겹치지 않는 부분만 파형으로 나오게 됩니다(그림3) 이는 2진수로 변환한 개념입니다. 이 시그널은 Encoder를 통하여 5개 Bit로 출력되게 됩니다.그림6 을 보면, 예상했던 결과보다 Resolution이 떨어지는 것을 알 수 있습니다.5bit ADC 이기 때문에 Resolution은 32가 되어야 함에도 불구하고, 실제로는28 Resolution만을 보여주고 있습니다. input 시그널의 진폭을 작게 조절해보았지만,Resolution이 늘어나지 않았습니다. 추측하건데, Reference Voltage에서 Top 부분과 Bottom 부분에 Dummy 저항을 더 넣어, 전압강하의 폭을 자잘하게 해주었다면 어땠을까 하는 아쉬움이 남습니다.또한 그림7 을 보면, 0.2V~0.4V에서 Distortion이 생기는 것을 확인할 수 있습니다.이는, 이때 구간에서 Transistor들이 Saturation 모드로 동작하지 않아 생기는 문제라생각하고 있습니다. 그래서 진폭을 줄여보았습니다만 진폭을 줄일 경우에는Resolution이 줄어드는 것처럼 보이는 현상이 있었습니다. 역시 Voltage Reference에서의 전압간격이 커서 생기는 현상이라 생각합니다.하지만 5bit ADC인 만큼, 4Bit ADC와 비교하여 그 성능상 차이가 확연히 드러남을알 수 있었습니다.그림8 에서 FFT 분석결과를 살펴보면, 약 5.37Mhz에서 0dB가 나오는 것을 확인할수 있었으며, 이는 입력된 사인파신호의 주파수와 같습니다.첫 번째 Harmony 을 살펴보면 -31.4dB 이므로, SFDR=31.4dB임을 확인할 수 있었습니다.? Netlist*work*.LIB 'CMOS025.L' TT.global vdd gndvdd vdd gnd 2.5vreft reft gnd 2.5vrefb refb gnd 0.0vin vin gnd sin(1.35 1.1 5.37109375Meg)vclk clk gnd pulse(0 2.u l=0.25um5 m3s m8s gnd gnd nch w=1u l=0.25um6 m6m7d m1m2d vdd vdd pch w=3u l=0.25um7 m6m7d clk vdd vdd pch w=3u l=0.25um8 m6m7d clk m8s m8s nch w=1u l=0.25um9 m8s m3s gnd gnd nch w=1u l=0.25um10 m8s in2 gnd gnd nch w=1u l=0.25u.ends.subckt nor a b cM1 out a vdd vdd pch w=3u l=0.25uM2 c b out vdd pch w=3u l=0.25uM3 c a gnd gnd nch w=1u l=0.25uM4 c b gnd gnd nch w=1u l=0.25u.ends.subckt comp clk in1 in2 out1 out2x0 clk in1 in2 pout1 pout2 cmpx1 pout1 out1a invx2 pout2 out2a invx3 out1a out1 out2 norx4 out2a out2 out1 nor.ends************ end of Comp + SR ************************** Pre-Amp + Comparator + SR *******.subckt pacompsr clk in1 in2 out1 out2X0 in1 in2 paout1 paout2 pax1 clk paout1 paout2 out1 out2 comp.ends*********** end of PA-COMP-SR *************** pa and comp and sr block *X0 clk 1 vin sro1 sroa pacompsrX1 clk 2 vin sro2 srob pacompsrX2 clk 3 vin sro3 sroc pacompsrX3 clk 4 vin sro4 srod pacompsrX4 clk 5 vin sro5 sroe pacompsrX5 clk 6 vin sro6 srof pacompsrX6 clk 7 vin sro70 e10 oneofnX41 sro10 sro11 e11 oneofnX42 sro11 sro12 e12 oneofnX43 sro12 sro13 e13 oneofnX44 sro13 sro14 e14 oneofnX45 sro14 sro15 e15 oneofnX46 sro15 sro16 e16 oneofnX47 sro16 sro17 e17 oneofnX48 sro17 sro18 e18 oneofnX49 sro18 sro19 e19 oneofnX50 sro19 sro20 e20 oneofnX51 sro20 sro21 e21 oneofnX52 sro21 sro22 e22 oneofnX53 sro22 sro23 e23 oneofnX54 sro23 sro24 e24 oneofnX55 sro24 sro25 e25 oneofnX56 sro25 sro26 e26 oneofnX57 sro26 sro27 e27 oneofnX58 sro27 sro28 e28 oneofnX59 sro28 sro29 e29 oneofnX60 sro29 sro30 e30 oneofnX61 sro30 sro31 e31 oneofn*************** encoder *****************.subckt encoder in1 in2 in3 in4 in5 in6+ in7 in8 in9 in10 in11 in12 in13 in14 in15+ in16 in17 in18 in19 in20 in21 in22 in23 in24+ in25 in26 in27 in28 in29 in30 in31+ bit5 bit4 bit3 bit2 bit1*bit5b*m1 bit5b gnd vdd vdd pch w=4u l=1um2 bit5b in1 gnd gnd nch w=2u l=1um3 bit5b in2 gnd gnd nch w=2u l=1um4 bit5b in3 gnd gnd nch w=2u l=1um5 bit5b in4 gnd gnd nch w=2u l=1um6 bit5b in5 gnd gnd nch w=2u l=1ud nch w=2u l=1um50 bit3b in27 gnd gnd nch w=2u l=1um51 bit3b in28 gnd gnd nch w=2u l=1u*bit2b*m52 bit2b gnd vdd vdd pch w=4u l=1um53 bit2b in1 gnd gnd nch w=2u l=1um54 bit2b in2 gnd gnd nch w=2u l=1um55 bit2b in5 gnd gnd nch w=2u l=1um56 bit2b in6 gnd gnd nch w=2u l=1um57 bit2b in9 gnd gnd nch w=2u l=1um58 bit2b in10 gnd gnd nch w=2u l=1um59 bit2b in13 gnd gnd nch w=2u l=1um60 bit2b in14 gnd gnd nch w=2u l=1um61 bit2b in17 gnd gnd nch w=2u l=1um62 bit2b in18 gnd gnd nch w=2u l=1um63 bit2b in21 gnd gnd nch w=2u l=1um64 bit2b in22 gnd gnd nch w=2u l=1um65 bit2b in25 gnd gnd nch w=2u l=1um66 bit2b in26 gnd gnd nch w=2u l=1um67 bit2b in29 gnd gnd nch w=2u l=1um68 bit2b in30 gnd gnd nch w=2u l=1u*bit1b*m69 bit1b gnd vdd vdd pch w=4u l=1um70 bit1b in1 gnd gnd nch w=2u l=1um71 bit1b in3 gnd gnd nch w=2u l=1um72 bit1b in5 gnd gnd nch w=2u l=1um73 bit1b in7 gnd gnd nch w=2u l=1um74 bit1b in9 gnd gnd nch w=2u l=1um75 bit1b in11 gnd gnd nch w=2u l=1um76 bit1b in13 gnd gnd nch w=2u l=1um77 bit1b iND

공학/기술| 2008.09.27| 21페이지| 5,000원| 조회(2,131)

전자회로, adc, 플래쉬, Flash, Flash ADC

미리보기

닫기
전자회로 계측증폭기 설계 (시뮬레이션 코드 및 결과 포함)

팀 프로젝트 report인하대학교 전자공학과■ 계측증폭기의 설계① 전달함수 계산② Hspice 시뮬레이션③ 시뮬레이션 결과■ LPF, HPF, BPF 의 설계① 전달함수 계산② Hspice 시뮬레이션③ 시뮬레이션 결과④ Low pass filter 의 구현⑤ High pass filter 의 구현⑥ Band pass filter 의 구현■ 계측증폭기의 설계조 건세 stage의 total gain을 60db이상이 되도록 설계한다.① Av 구하기② Hspice 시뮬레이션 Netlist*macro opamp *.global gnd*vin1 in1 gnd sin(0 .1 1k)*vin2 in2 gnd sin(0 .1 1k 0 0 180)vin1 in1 gnd ac 1 dc 0vin2 in2 gnd ac 0 dc 0.subckt opamp 1 2 3 //테브냉형식의 macro opampE1 4 2 1 2 1E6R0 4 3 50C0 3 2 1p.ends*.subckt opamp 1 2 3 //노턴형식의 macro opamp*GAVD 0 3 1 2 1E6*R0 3 0 50*.endsx1 in1 2 4 opampx2 in2 3 5 opampx3 7 6 8 opampR1 2 3 10kR21 2 4 100kR22 3 5 100kR31 4 6 10kR32 5 7 10kR41 6 8 100kR42 7 gnd 100k.op.ac dec 20 1 100g*.tran .1u 10m.end③ 시뮬레이션 결과 (R1=10k, R2=100k, R3=10k, R4=100k)R1=10k, R2=100k, R3=10k, R4=100k 으로 저항값을 정해준 뒤 시뮬레이션을 해 보았습니다. 입력한 시그널가 42V로 출력되는 것을 확인할 수 있었으며, 증폭도는 210V/V입니다. 이는, 앞서 계산한 이론값(210V/V)과 일치하는 결과입니다.또한 교수님께서 정해주신 최소 증폭도 100V/V를 쉽게 만족함을 알 수 있습니다.⑧ 주파수응답■ 주파수응답고주파로 갈수록 증폭도가 떨어지는 것을 볼 수 있습니다.

공학/기술| 2008.04.14| 10페이지| 1,500원| 조회(1,593)

전자회로, 전자과, pspice, hspice, 계측증폭기

미리보기

닫기
8086, 80x86 CPU의 발전과정 및 활용방안에 대한 조사 평가C아쉬워요

80X86계열 중앙처리장치의 발전과정 및 활용방안성명인하대학교 전자공학과이메일주소를 쓰세요A study of 80X86 family's development and it's applications.성명(영문)0Inha University, School of Electronics EngineeringAbstract컴퓨터로 대변되는 첨단과학기술의 발전은 우리가 살고 있는 세계를 바꿔나가고 있다. 컴퓨터에서 가장중요한 중앙처리장치에 대하여 알아보고, 퍼스널컴퓨터 시장을 장악하고 있는 80X86 Family에 대하여 각세대별 특징을 하드웨어적인 스펙나열에 벗어나, 세대별 의의와 특징을 중점적으로 조사해 보았다. 80X86은 1세대 8086, 2세대 최초의 16비트 CPU인 80286, 3세대 32비트 CPU인 80386, 4세대 본격적인 퍼스널 컴퓨터의 시대를 연 80486, 5세대 Pentium 시리즈로 구분할 수 있으며, 각 Generation간에 강력한 하위호환성을 유지하고 있는 것이 큰 특징이다. 이러한 중앙처리장치의 발전은 비단 컴퓨터 성능뿐 아니라, 컴퓨터와 연계되어 있는 각종 부품 및 통신프로토콜, 주변기기와 사회 기반 인프라에 중대한 영향을 미치게 되었다. 또한 현대사회에서 사용되고 있는 구형CPU의 항공우주산업 분야에서의 쓰임과 앞으로의 방향에 대하여 조사하였다.1. 서 론세계는 매우 빠른 속도로 변화하고 있다. 이 변화 속도는 더욱 빨라져 앞으로의 우리 생활의 양식과 문화를 바꿔놓을 것이다. 이 변화의 원동력의 중심에는 컴퓨터로 대변되는 첨단과학기술의 발전이 있다고 할 수 있다.컴퓨터의 핵심 요소라고 할 수 있는 중앙처리장치 (CPU: Central Processing Unit)중에서, 수십 년간 주류로 군림해온 80X86 시리즈의 발전과정에 대하여 알아보고, 구형 CPU가 현대 첨단과학기술 중 한 분야로 일컬어지는 항공우주산업에서의 활용에 대하여 조사하여 보았다.2. 중앙처리장치의 의미와 종류컴퓨터 또는 시스템의 전체를 제어하는 장치로써, 입력장치 Family로 묶을 수 있는 것은, 바로 최신CPU일지라도 기존의 CPU를 아우를 수 있는 강력한 하위 호환성을 가지고 있기 때문이다.80X86이 지난 20여 년간 꾸준히 PC시장 (Personal Computer) 시장을 평정하고 있던 것은 위에서 언급한 하위호환성 및 인텔외의 AMD, Cyrix등에서 제작하였던 80X86 호환 CPU가 저렴한 가격에 판매되면서 Intel에 대한 가격적인 견제가 있었기에 가능하였다. 특히 가격대 성능비로 Intel을 위협하던 AMD는 시장을 주도하지는 못했으나, 최근에 Athlon 시리즈로 그 판세를 뒤집었으며 현재는 Intel과 더불어 CPU업계에 상당한 영향을 미치는 회사로 성장하였다.첫 번째로 시장에 상용화되어 판매된 인텔의 CPU는4004 모델이다. 이를 이어, 8008, 8080 모델이 발표되었으며 8080모델이 일반적으로 사용이 가능한 초기형태의 CPU라 할 수 있다. 이들까지의 CPU를 인텔의 초기 0세대 CPU라 구분할 수 있다.1979년에 처음 소개된 8086/8088부터 80X86 Family라 할 수 있는데, 이런 80X86 Family 는 현재까지 5번의 커다란 세대교체를 이루면서 발전하여 왔다. 크게 다섯 개의 세대를 나눠서 변천사를 살펴볼 수 있지만 각각의 세대는 하위호환성을 기본으로 하기 때문에 세대 간의 구분이 확실하지 않은 것도 특징이라 할 수 있다.비록 더 이상 코드네임을 80X86을 사용하지 않지만 현재 발매되고 있는 Pentium 시리즈 또한 80X86 Family 범주에 넣고 있다.시대별로 정리한 CPU 동작속도3-1. Previous of 80X86 - 4004 / 8008 / 808080X86 Family 이전의 CPU는 일명 0세대라 불리는 4004 / 8008 / 8080 모델이 있다. 1971년에 인텔이 최초로 발표한 4004 마이크로프로세서는 계산기에 사용이 되면서 역사에 한 획을 긋게 된다.1976년에 소개된 8080또한 퍼스널컴퓨터 발전에 있어서 큰 의미를 가지고 있다. 패키징이 PGA형태가 되었다.3-3. 2nd Generation of 80X86 - 802861981년 발표된 80286은 ‘실질적인’ 가정용 컴퓨터의 시장을 만들어낸 16bit CPU라 할 수 있다. 내부/외부 데이터를 모두 16bit로 처리하기 때문에 8086에 비해 많은 성능향상이 있었다. 80286은 8086의 프로그램을 고속실행 하는 Real Mode와 고속운영체제를 염두에 둔 Protectedmode를 지원하였다. 또한 8087 이라는 Co-processor의 개념을 확대-채용하여, 수치연산 보조프로세서인 80287을 내놓게 된다.1. 데이터버스의 확장 : 80286의 데이터버스 폭은 내부/외부가 16비트로 처리되는 최초의 16bit CPU이다.2. 메인메모리 지원능력강화 : 16MB까지 메인메모리를직접 제어할 수 있다.3. 동작속도의 향상 : 기존의 8088에 비하여 약 2배~3배의 속도향상이 있었다.3-4. 3rd Generation of 80X86 - 803861985년의 80386의 등장은 CPU의 발전과정에서 빼놓을 수 없는 최초의 32bit 프로세서로써, 새로운 방향으로의 전환을 이끌어낸 CPU이다. 호환성 유지를 위하여 Real mode (8086과의 호환성유지) 와 286의 Protected mode를 지원하고 있다. 80386은 기존 16bit CPU와는 달리 16-33Mhz의 획기적인 속도를 보여주었으며, 또한 새로운 명령어가 추가되어 더욱 효과적으로 프로그램을 수행할 수 있게 되었다. 이때부터 BUS와 CPU간의 병목현상이 나타나게 되었다.기존 8086/80286의 CPU와는 호환이 가능했지만 반대로 32bit로 Architecture로 바뀌게 되면서 286에서는 실행조차 불가능한 프로그램들이 나오기 시작하였다.INTEL에서 다음세대 CPU인 486으로의 전환을 준비하고 있을 때 AMD에서 인텔의 CPU인 386(33Mhz) 보다 우수한 386DX(40Mhz) 모델을 발매하였으며 호환시장에서 조금씩 두각을 나타내게 되었다.3-5 PENTIUM의 초기모델과 비슷한 성능을 내줄 정도로 우수한 성능을 보여준 시기였다3-6 Overdrive Processor92년도에 발표된 Intel의 Overdrive Processor는 386에서 486으로 넘어가는 시기에 소개되었지만, 실질적으로 소매시장에 풀려서 판매된 시기는 486에서 Pentium으로 넘어가는 시기이다. Overdrive의 개념은 소프트웨어에의 업그레이드 개념을 CPU에도 적용 해보자는 것으로 사용자가 최신의 CPU를 쉽고 간편하게 장착해서 사용할 수 있게끔 하자는 것이었다. 하지만 실제로는 Overdrive processor는 속도를 향상시켜주는 보조프로세서가 아닌, 하나의 독립적인 프로세서였다. 즉, ODP를 장착하면 기존의 CPU는 동작을 멈추고, 대신에 ODP가 동작하는 개념이었기 때문에 빛 좋은 개살구라는 오명과 함께 시장에서 외면당하는 CPU가 되었다. 하지만 하위기종에서 상위기종 급으로 손쉽게 시스템 업그레이드가 가능하다는 측면에서 무시할 수 없는 장점을 가지기도 하였다.3-7. 5th Generation of 80X86 - Pentium인텔의 80X86이라는 이름 자체를 80486으로써 끝을 내게 된다. AMD와 Cyrix에서 인텔의 386/486 이름을 채용하였고 이에 인텔은 x86의 독점적 브랜드의 이유로 소송을 걸었으나 패소하게 된다. 결국 인텔은 80586의 이름을 버리고 Pentium이라는 브랜드로 나서게 된다.현재까지 Intel은 Pentium이라는 브랜드 네임을 계속 사용하고 있으며, 따라서 Pentium군의 CPU의 종류는 Pentium 초기모델과 현재모델의 경우에는 기본적인Architecture가 상이함에도 불구하고 같은 Pentium계열로 출시가 되고 있다는 점이 특징이라 할 수 있다.- 5th Generation5세대 80X86은 60Mhz와 66Mhz 의 Pentium으로 시작을 하였으나, 이내 부동소수점 연산오류 사건 및 엄청난 발열과 소비자들의 기대치에 미치지 못하는 성능으로 이내 퇴출당하게 역시 MMX명령을 지원하였고, 클럭 또한 인텔과 같은 수준으로 발매하였으나, Intel Pentium MMX에 비해 떨어지는 정수연산능력으로 인해 가격대 성능비 좋은 CPU로써 의미가 있는 CPU가 되었다.- 6th Generation Pentium Pro 와 Pentium 2Intel에서는 계속되는 호환CPU 칩셋회사와의 경쟁력을 확보하기 위해 1995년 기존의 CPU 소켓방식을 바꾸고, 메인보드의 2차 Cache 메모리를 CPU안으로 넣은 Pentium Pro 프로세서를 발표하기에 이른다. 하지만 2차 Cache의 내장으로 떨어진 수율은 높은 가격을 초래하게 되었으며 16bit로 작성된 프로그램의 경우에는 오히려 기존의 Pentium MMX프로세서보다 느린 경우까지 발생하게 되었다.이 Pentium Pro 를 개선하여, Pentium 2를 발표하게 되었다. 이는 Pentium Pro에 MMX명령어를 추가하고, 버스방식을 현재 VGA카드에 사용하는 AGP슬롯을 추가시켰으며, 동작속도를 450Mhz까지 향상시키게 되었다. 당시의 Pentium 2의 PCI와 AGP버스는 현재까지도 사용되고 있는 방식이 되었다. 이 시기에 AMD에서 K6-2,K6-3 시리즈를 발매하게 되었으며 저렴한 가격으로 출시되어 본격적인 저가형PC의 새로운 장을 열게 된다.1997년 Intel에서는 기존의 Pentium2 에 KNI명령을 추가하고, 클럭을 높인 Pentium3 프로세서를 출시하기에 이른다. AMD의 추격을 떨치기 위해 발표한 CPU이었으나 기존의 Pentium2에 비해 큰 성능향상이 없었으며, 결국 AMD에서는 Athlon 이라는 Processor를 발표하기에 이른다. 이 애슬론은 동일 클럭에서 Intel CPU보다 뛰어난 성능을 보이면서 저렴한 가격이라는 이미지의 AMD에서 최고성능을 보인 Athlon의 제조사로써 탈바꿈하게 되는 계기가 된다.이러한 AMD의 Athlon과 Intel의 Pentium은 계속 엎치락뒤치락 하는 클럭경쟁을 하다가 결국 1Ghz클럭을 AMD의

공학/기술| 2008.04.14| 4페이지| 1,000원| 조회(691)

CPU, 8086, 전자과, 중앙처리장치, 80x86

미리보기

닫기
[전자회로] 1단 차동증폭기 설계 (시뮬레이션 소스 및 결과포함) 평가A+최고예요

Design of Differential-ampHomework 차례■ Design of the differential amplifier① S3 , S4 , RB 설계② 소신호 파라메터 계산③ 전력소모 계산④ DC전달특성 곡선⑤ 전압증폭도 계산⑥ Netlist⑦ 시뮬레이션 결과⑧ 주파수응답⑨ PMOS로 재설계 후 시뮬레이션■ 결 론계산값과 시뮬레이션 결과 비교■ Design of the differential amplifier조 건① S3 , S4 , RB 설계② 소신호 파라메터 계산③ 전력소모 계산④ DC전달특성 곡선,10050-3V 3V⑤ 전압증폭도 계산⑥ Netlist*Diff Amp*.global vdd gndvdd vdd gnd 3*vin in1 gnd sin(1.5 1m 1k)*vin2 in2 gnd sin(1.5 1m 1k 0 0 180)v1 in1 gnd ac 1 dc 1.5v2 in2 gnd dc 1.5M1 2 in1 4 gnd nchW=20u L=1uM2 3 in2 4 gnd nchW=20u L=1uM3 4 6 gnd gnd nchW=8u L=1uM4 6 6 gnd gnd nchW=8u L=1uRB vdd 6 20kRD1 vdd 2 30kRD2 vdd 3 30k* MOSFET N-CHANNEL LEVEL=1 SPICE MODEL.MODEL NCH NMOS(LEVEL=1 VTO=0.5 KP=100U TOX=300E-10 GAMMA=0.3+LAMBDA=0.01 LD=0.1U PHI=0.7 NSUB=1E16 CGSO=400P CGDO=400P+ CGBO=600P RSH=20 CJ=2E-4 CJSW=1E-9 MJ=0.5 MJSW=0.5).op.ac dec 20 1 1g.probe*.tran 0.01m 7m.end⑦ 시뮬레이션 결과⑧ 주파수응답■ ADM 주파수응답상단의 그래프는 node3 에서의이고 하단의 그래프는 node2 에서의입니다. Low frequency 에서는 약 7.5V/V 의 mid-band gain을 보여주다가 약 100Mhz를 넘어서면서 gain이 급격하게 감소하는 것을 확인할 수 있습니다.mid-band gain은 15V/V임을 확인하였습니다.■ AcM 주파수응답같은 크기, 위상의 시그널을 M1과 M2에 인가하였을 때 주파수 응답을 확인하여 보았습니다. 10Mhz를 넘어서자이 지수적으로 증가하는 것을 확인 할 수 있습니다.측정값은로써 거의 0에 가까운 값으로, 이상적인값에 근접하는것을알 수 있습니다.■ CMRR 주파수응답상단의 그래프는이고 중간 그래프는그래프입니다. CMRR은이므로 Hspice의 function툴을 이용하여 CMRR을 계산하여 보았습니다. (마지막 그래프)1Mhz 까지는 거의 일정한 CMRR을 유지하다가 주파수가 올라갈수록 CMRR이 급속하게 감소하는 것을 확인할 수 있습니다.? PMOS 트랜지스터를 이용한 Differential amplifer 설계Nmos를 이용한 방법을 이용하여, PMOS differential amp를 재설계 하였습니다.,,로 계산한 결과이고,(가정)을 얻을 수 있었습니다.이를 이용하여 Netlist를 작성하고, 결과를 확인하여 보았습니다.*Diff Amp - pnp *.global vdd gndvdd vdd gnd 3vin in1 gnd sin(1.5 1m 1k)vin2 in2 gnd sin(1.5 1m 1k 0 0 180)*v1 in1 gnd ac 1 dc 1.5*v2 in2 gnd dc 1.5M1 2 in1 4 vdd pchW=20u L=1uM2 3 in2 4 vdd pchW=20u L=1uM3 4 5 vdd vdd pchW=20u L=1uM4 5 5 vdd vdd pchW=20u L=1uRB gnd 5 20kRD1 gnd 2 30kRD2 gnd 3 30k* MOSFET P-CHANNEL LEVEL=1 SPICE MODEL.MODEL PCH PMOS(LEVEL=1 VTO=-0.5 KP=40U TOX=300E-10 GAMMA=0.3+LAMBDA=0.02 LD=0.1U PHI=0.7 NSUB=1E16 CGSO=400P CGDO=400P+ CGBO=600P RSH=20 CJ=2E-4 CJSW=1E-9 MJ=0.5 MJSW=0.5).op*.ac dec 20 1 1g.probe.tran 0.01m 7m.end결 과1. Transient 분석2. 주파수 응답NMOS로 구현한 Differential amp로 얻은 그래프와 거의 동일한 그래프 파형을얻을 수 있었습니다.-의 경우 저주파~ mid-band 대역에서는 거의 0에 가깝지만, 고주파로올라갈 수록이 증가하는것을 확인할 수 있습니다.,-의 경우 저주파~ mid-band 대역에서는 약 4.8v/v에 가깝지만, 고주파로올라갈 수록이 감소하는것을 확인할 수 있습니다.,즉, CMRR은 고주파로 갈 수 록 감소하는것을 확인할 수 있습니다.■ 결 과- NMOS differential amplifier 의 계산값과 시뮬레이션 결과 비교구 분이론값 (계산값)시뮬레이션 결과오 차M1M2M1M2M1M2트랜스컨덕턴스11.8%11.8%2.04%2.04%Power Dissipation0.6mW0.614mW2.28%전압이득13.41 v/v15 v/v10.6%시뮬레이션 결과와 계산결과를 비교하여 보았습니다. 계산값과 측정값이 약 10%정도의차이를 보였는데, 이는 계산에서을 0.5v로 가정하고 계산하였지만, 실제 시뮬레이션을해본 결과 (모델 파라메터에서을 0.5v로 지정하였음에도 불구하고) 약 0.603V가인가됨으로써, 전류값와, 트랜스컨덕턴스에 영향을 미치게 된 것으로 생각됩니다.하지만 이러한값의 차이를 고려해보면, 계산값과 큰 차이를 보이지 않았다고 생각되

공학/기술| 2008.02.20| 12페이지| 1,500원| 조회(2,725)

전자회로, 설계, 차동증폭기, pspice, Differential Amp

미리보기

닫기