*현* 스토어

*현*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

9개
전체 판매량

24개
최근 3개월 판매량

0개
자료후기 점수

평균B
자료문의 응답률

-

전체자료 9개

[경영학] 현대 경영의 이해(이건창 저) -1장 Solution

1. 경영은 누구든지 쉽게 알 것 같으면서도 막상 제대로 하려고 하면 막막한 것이 사실이다.귀하가 경영자라고 했을 때에 궁국적인 목적을 무엇으로 하겠는가? 이윤 추구, 이윤의 사회 환원 2. 경영을 구성하는 다양한 구성요소는 무엇인가? 목적, 인적자원, 자본, 전략 3. 경영의 개념을 가장 잘 알 수 있는 곳은 역시 기업이다. 기업내에서 이루어지는 경영은 주로 부서별 활동을 보면 간접적으로 그 의미를 알 수 있다. 기업내의 각 부서와 경영을 구성하는 구성요소간의 관계를 비교하라. 구매부 – 자원 관리, 인사부 – 인적 자원 관리, 기획부 – 전략 (planning) 영업부 – 이윤 극대화, 생산부 – 제품 생산 ( doing ) 경리부 – 회계 관리 (seeing) 4. 경영활동을 일련의 연결되는 세 가지 과정으로 설명하라. 계획( Planning) – 실행(doing) – 평가 (Seeing) 연습문제 1. 피드백을 보다 구체적으로 설명할 수 있는 사례를 인터넷에서 찾아보시오. 인터넷에서 특정 주제에 관한 자료를 찾는 것은 국내외 검색 엔진을 사용하면 쉽게 해결할 수 있다. 아메바 경영 ( Naver에서 ) 기업의 가치를 극대화하는 소집단 독립 채산제 아메바는 주변환경의 변화에 따라 분열과 결합을 거듭하며 생존한다. 아메바 경영은 바로 이런 아메바의 생존원리를 경영에 도입한 것이다. 일본의 대표적 우량회사인 교세라(京セラ)는 아메바 경영 시스템을 도입함으로써 비약적인 성장과 좋은 실적을 가져왔다.

경영/경제| 2003.09.01| 6페이지| 1,000원| 조회(707)

경영학, solution, 1장, 이건창, 현대 경영의 이해

미리보기

닫기
[VHDL] 자동차 과속 경보 장치의 설계 using VHDL 평가B괜찮아요

Abstract자동차 과속 경보장치는 자동차의 점화 플러그에서 주기적으로 발생하는 신호를 이용하여 자동차의 현재 속도를 측정한 후에, 현재 속도가 기준 속도를 초과할 경우 경보음을 발생시키는 기능을 수행한다.제 1 장 서 론여기서 설계하는 자동차 과속 경보 장치의 동작 원리는 다음과 같다.1. 자동차의 점화 플러그에서 자동차의 엔진이 회전할 때마다 주기적인 신호가 발생된다. 자동차 엔진에서 발생되는 신호는 함수 발생기를 사용하여 구형파 신호를 입력신호로 입력한다.2. 입력 신호가 주파수 증배 회로의 플립플롭에 공급되면 주파수 증배 장치로부터 자동차 속도 정보를 갖고 있는 계수 클록이 출력된다. 이 계수 클록은 별도의 클록 발생 회로에서 공급된다.3. 주파수 증배 장치에서 출력된 계수 클록은 288분주 회로에 의해 분주되며 288분주 회로의 출력 신호 하강에지에서 주파수 증배 회로의 플립플롭이 리셋되어 계수 클록의 출력이 중단된다.4. 주파수 증배 장치에서 출력된 계수 클록은 1초 동안 자동차 속도 측정 장치에서 계수된다. 계수된 결과는 결과 래치에 일시적으로 저장된다.5. 저장된 계수 결과는 비교기와 표시기에 동시에 공급되며 표시기에는 현재의 자동차 속도가 표시된다.6. 비교기에서는 현재의 자동차 속도와 미리 설정한 기준 속도를 비교하여 기준 속도 이상이 되면 비교기가 작동되어 경보음을 발생시키도록 설계한다.

공학/기술| 2003.07.03| 29페이지| 1,000원| 조회(2,320)

VHDL, altera, HDL, 자동차 경보 장치, MAX_PLUS_2

미리보기

닫기
[VHDL] Gate design using VHDL

VHDL을 이용해서 AND, NAND, MUX, DECODER등을 설계하고 이를 시뮬레이션 결과를 보여준다.

공학/기술| 2003.06.10| 14페이지| 1,000원| 조회(557)

디지털, VHDL, mux, gate, Decoder

미리보기

닫기
[VHDL] memory설계 using VHDL

VHDL을 이용해서 memory를 설계하고,컴파일 후, 시뮬레이션한 결과(source code)-- This source is VHDL source of memory.-- 16's storage memory with 4-bit address.-- This source is manufactured by Kim Hyounjung from Konkuk university-- This source is free.-- Reference: Digital circuit design using VHDL (한올 출판사)-- library appendinglibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;entity memory is -- entity declarataiongeneric( n: integer := 8; -- n is word.p: integer := 16); -- p is memory's storage.

공학/기술| 2003.05.29| 4페이지| 1,000원| 조회(1,196)

VHDL, memory, VLSI, HDL

미리보기

닫기
[FIR] White gaussian noise and FIR filter

DFT 함수// 입력으로 INPUT.dat파일을 받아들여서, 출력으로 out.dat파일을// 출력합니다.//라이프러리 추가#include <math.h>#include <stdio.h>#define N 128 // 128 포인트 DFTdouble xr[N], XR[N], XI[N], tfc[N], tfs[N];double xi[N] = {0,}; //우리가 입력하는 신호는 imaginary가 없기 때문에//입력의 imaginary는 0으로 한다main() /* main program */{twid_fac();in_put();dir_dft();out_put();}//INPUT.dat파일의 입력을 받는 함수. real성분만 받는다.in_put(){int i;FILE *fp;fp = fopen ("wgn2.dat", "r"); /* set input file name */for (i = 0; i < N; i++) fscanf (fp, "%lf", &xr[i]);}//출력함수. 입력함수의 값을 계산해서 출력한다.out_put(){int i;FILE *fp;fp = fopen("wgnspec2.dat","w"); /* set output file name */for (i = 0; i < N; i++) fprintf (fp, "%12.4f %12.4fn", XR[i], XI[i]);}//DFT함수dir_dft(){int n, k, nk, ind;double c, s, tr, ti;

공학/기술| 2003.06.03| 34페이지| 1,000원| 조회(1,033)

MatLab, DSP, FIR, IDFT, WGN

미리보기

닫기