게이트 전기적 특성 실험1. 목적실제 실험을 통한 GATE의 전기적 특성을 확인하고 실제 GATE의 data sheet와 비교 분석한다.3.이론A. TTL(Transistor-Transistor Logic) : 트랜지스터-트랜지스터 논리 회로-가장 많이 사용, 가격 저렴-팬 아웃(fan-out)이 많이 얻어진다-출력 임피던스도 낮아 현재 가장 품종이 풍부하고 널리 사용됨.-전력 소비의 점에서 LS-TTL(저전력, 고속형)등으로 대치-동작 속도가 빠르다-멀티 이미터 회로 구성이므로 집적도가 높다-DTL(diode transistor logic)과 혼용할 수 있다-잡음 여유도가 작아 온도의 영향을 많이 받는다.-소비 전력이 작다-전달지연시간 : 9.5ns-평균 전력 소비 : 2mWCMOS(Complementary Metal-Oxide Semiconductor) : 상보형 MOS-PMOS, NMOS 동시 사용-MOS방식에 비하여 전력 소비와 동작속도가 개선되나 집적도가 낮다-소비전력이 극히 작다-잡음여유도가 크다-전원 전압 범위가 넓다-PMOS형 보다 제조 공정이 복잡하고 값이 비싸다-트랜지스터 보다 동작 속도가 빠르다-전력 소모: 12mW-동작 속도: 30ns-잡음 허용치 : 1.5VB. 74LS00 Quad 2-Input NAND Gate그림 7400 Quad 2-input NAND GateInputOutputIA(Ai)IB(Bi)O(Yi)LLHLHHHLHHHL표 NAND Function Table- 74LS00 IC 칩의 내부형태는 그림 1에서 보는 것과 같이 NAND Gate 4개로 이루어져 있으며 Function Table은 표 1에서 보는 것과 같은 상태를 보여주고 있다.- 74LS00 IC 칩을 정상적으로 동작시키기 위해서는 VCC와 GND에 4.75V~5.25V 사이의 전압을 인가 시켜야 되고 High 상태가 되는 최소 전압은 2V이며 Low가 되는 최대 전압은0.8V 이다.자세한 칩의 설명은 별지로 첨부 하였다.- 본 실험에서는 74LS00 IC 칩한다.나. 74LS00 IC의 입력(A1,B1)에 0또는 5V를 인가 출력(Y1)의 정상동작 여부를 확인한다.다. 입력 단(A1,B1)의 A1 를 5V로 고정시키고 B1 의 전압을 조정 하여 출력(Y1)의 변화를 관찰하 여 LOW에서 HIGH로 변화하는 경계점을 측정한다.2) 게이트의 파괴점 측정가. 게이트의 출력을 HIGH또는 LOW상태를 가지게 회로를 구성한 후 칩에 인가된 Vcc 값을 5V~nV까지 변화시켜 게이트의 파괴 지점까지를 측정한다.3) Vcc와 Vo의 관계측정가. 브래드보드에 74LS00 을 장착하고 Vcc 5V를 인가해 회로를 구성한다.나. 74LS00 IC의 입력(A1,B1)에 0또는 5V를 인가 출력(Y1)의 정상동작 여부를 확인한다.다. A1=5V , B1=0V 고정 시키고 출력(Vo)의 변화를 관찰한다.4) Vcc, Vi, Vo 의 관계측정가. 브래드보드에 74LS00 을 장착하고 Vcc 5V를 인가해 회로를 구성한다.나. 74LS00 IC의 입력(A1,B1)에 0또는 5V를 인가 출력(Y1)의 정상동작 여부를 확인한다.다. Vcc 를 3V 간격으로 변화 시키고 Vi를 3V부터 2V간격으로 변화시켜 Vo 의 변화를 확인.5) Floating input가. 브래드보드에 74LS00 을 장착하고 Vcc 5V를 인가해 회로를 구성한다.나. 74LS00 IC의 입력(A1,B1)에 0또는 5V를 인가 출력(Y1)의 정상동작 여부를 확인한다.다. A1, B1 을 차례로 Floating 시키면서 결과를 확인한다.5. 실험 결과1) Function Table 실험InputOutputIA(Ai)IB(Bi)O(Yi)0V0V4.41V0V5V4.41V5V0V4.41V5V5V0V표 3 Real dataInputOutputABC0V0V5V0V5V5V5V0V5V5V5V0V표 2 Ideal Data- Ideal data 값과 Real data 값과는 약 0.59V 정도의 차이를 보였다. 이것은 TTL 소자는 출력간의 회로가 토템폴(Totem-Pole)방식으로 되어력이 Low 상태인 경우는 반대로 하위 트랜지스터가 ON 되어 출력 전류가 밖에서 안으로 흘러 들어오는 (sink current) 상태로 동작을 하게된다. 그럼으로 토템폴 형은 스피드를 향상시키고 소비전력을 억제 하지만 High 출력시 전압강하가 약 0.7V일어나게 된다. 본 실험에서는 약0.59V 정도 발생하였다.2) 입력전압의 변화에 따른 출력 전압의 변화 실험A1=5VBl0.00V0.20V0.40V0.62V0.79V1.0V1.02V1.10V1.19VO(Yi)4.41V4.29V4.13V3.97V3.86V3.14V2.84V1.41V0.14VBl1.60V1.78V2.00V2.20V2.41V3.20V4.01V4.60V4.99VO(Yi)0.14V0.14V0.14V0.14V0.14V0.14V0.14V0.14V0.14V표 4 실제 측정된 출력값의 변화- 입력A1을 5V로 고정시킨 후 B1의 값을 0.2V 단위로 조정하여 출력(Y1)의 값을 측정하였다.측정기기는 멀티미터였으며 측정범위는 1/100V이다.- 전압이 민감하게 변화하는 부분은 더 세밀하게 측정 하였으며 표4에서 확인 할 수 있듯이 전압이 조금씩 변화하다 1.00V~1.10V에서 급격하게 변화하였다. 이것을 보고 1.00~1.10V 값을 경계로 High 값이 Low 값으로 변화함을 알 수 있었다.3) 게이트 파괴점 측정실험※ A1=5, Bl=0 상태이며 출력 전압(O) 4.41VVcc5.007.009.0010.0012.00≒ 13.00출력전압4.926.908.819.7811.73X74HC00(CMOS)(Unit: V)Vcc10.0015.0018.0020.0021.0022.0022.50≒ 23.00출력전압9.5914.6817.6219.4120.1520.8021.01X74LS00(TTL)(Unit: V)4) Vcc와 Vo의 관계실험Vcc0.001.001.502.002.503.003.504.004.505.00출력전압-0.050.781.241.692.122.543.023.513.994.49A1,B1 를 각각 5V, 8.0019.0020.0021.0022.0023.0024.00출력전압14.3915.4016.4115.4615.7916.1616.23-0.03-0.03-0.03- 1), 2) 실험은 74LS00을 Target으로 삼고 실험을 하였으나 실험 도중 74HC00도 같은 기능을 함을 확인하고 파괴실험을 해보았다.- TTL 게이트가 CMOS 게이트보다 더 높은 전압까지 견딜수 있음을 확인 하였고 전압측정 또한 디지털 멀티미터를 사용하였으며 측정범위는 1/100V까지 였으며 ≒ 23V, ≒13V에서 게이트가 탁 하는 깨지는 음과 함께 타는 냄새가 나기 시작했다.5) Vcc, Vi, Vo 의 관계측정 실험 (Unit: V)VccViVo0.003.00-0.050.005.00-0.050.007.00-0.050.009.00-0.050.0011.00-0.050.0013.00-0.050.0015.00-0.050.0017.00-0.050.0019.00-0.050.0021.00-0.030.0023.000.17VccViVo3.003.002.503.005.002.513.007.002.513.009.002.523.0011.002.503.0013.002.523.0015.002.523.0017.002.513.0019.002.503.0021.002.483.0023.000.16VccViVo9.003.008.439.005.008.449.007.008.459.009.008.439.0011.008.469.0013.008.459.0015.008.449.0017.008.439.0019.008.429.0021.008.409.0023.000.17VccViVo6.0035.456.0055.466.0075.446.0095.456.00115.456.00135.436.00155.456.00175.466.00195.476.00215.436.00230.17VccViVo12.003.0011.4212.005.0011.4212.007.0011.4312.009.0011.4212.0011.0011.4412.0013.0011.42120011.0014.4015.0013.0014.4215.0015.0014.4115.0017.0014.4015.0019.0014.4015.0021.0014.3815.0023.000.17VccViVo18.003.0015.8418.005.0015.8418.007.0015.8218.009.0015.8318.0011.0015.8418.0013.0015.8218.0015.0015.8318.0017.0015.8418.0019.0015.8418.0021.0015.8018.0023.000.17VccViVo21.003.0016.2321.005.0016.2221.007.0016.2321.009.0016.2321.0011.0016.2321.0013.0016.2121.0015.0016.2221.0017.0016.2221.0019.0016.2221.0021.0016.2021.0023.000.17VccViVo22.003.000.1722.005.000.1722.007.000.1722.009.000.1722.0011.000.1722.0013.000.1722.0015.000.1722.0017.000.1722.0019.000.1722.0021.000.1722.0023.000.17- Vcc 는 3V, Vo는 2V 크기로 값을 변화시켜 Vcc, Vi, Vo의 관계에 대한 실험을 하였다. Y축(Vcc/Vo)는 ≒1.20V지점에서 조금씩 변화 하고 있으나 실험 결과에 대한 오차 등을 고려해 볼 때 게이트가 파괴되는 지점까지의 전압에서의 Vi의 값에서 동일한 결과가 나오는 것을 확인할 수 있다.6) Floating input 실험A1, B1 을 차례로 Floating 시키면서 결과 확인A1B1Vo5Floating0.17Floating50.170Floating4.47Floating04.47FloatingFloating0.17(Unit: V)실험 결과에서 확인 할 수 있듯이 NAND Gate의 진리표 상 A1에 0V 이 입력된 경우B1에 0V또는 5V가 입력되어도 5V 가됨을 알 수 있고 A1에 5V가 입력.
12. 발진기(Oscillator)-예비보고서-(1) 식 (12-1)을 증명하라.S1이 닫혀있을 경우 커패시터 C에 걸리는 전압vecv = { 1 } over { jwc } `i가 된다. 그리고 S1이 열리고 S2가 닫히게 되면커패시터 C에 충전된 전압으로 인하여 코일 L에 전류가 흐르게 되는데vecv = { 1 } over { jwc } `i=j omega l```` CDOT i가 된다.여기서w=2 pi f이므로f= { 1 } over { 2 pi sqrt { LC } }가 된다.(2) 탱크 발진회로에서 손실보상을 하는 방법은 무엇인가?전원 전압으로부터 더 많은 에너지를 공급받아 커패시터 C를 충전하고 충전된 에너지는 인덕터 L을 통하여다시 방전 시켜야 한다. 한 싸이클이 끝난후 S1 및 S2의 위치를 바꾸어서 일정한 진폭을 가진 정현파를계속 발진시킬 수 있으며 손실은 DC 에너지에 의해 보상한다.증폭기의 출력부분에 탱크회로를 연결하는 방법은 발진을 계속 유지하기 위한 더 현실적인 방법이다.(3) 정궤환회로를 사용하는 티클러-코일 발진기, 직렬 연결 하틀레이 발전기, 병렬 연결 하틀레이발진기의 동작 원리를 설명하라.그림 4(a)의 회로는 리액턴스(reactance)만으로 연결된 간단한 트랜지스터회로로서 출력v subo중의 일부가 입력v subi로 귀환되고 있으며, (b)는 이에 대한 등가회로이다.(a) 리액터스회로 (b) 등가회로그림 4 발진회로등가회로로부터i subc = h subfe i subb + h suboe v subo(1a)v subi = h subie i sub b + h subre v subo(1b)i subc = v sub o over jX sub1 + {v subo - v subi} over jX sub3(1c)v subi = X sub2 over { X sub2 + X sub3 } v subo(1d)의 네 식을 얻으며, 이들로부터 ib, ic, vi, vo를 소거하여 실수부와 허수부로 나누면 각각(h subie h suboe - h subfe h sub re )( X sub2 + X sub3 ) + h sub fe X sub2 &=0(2a)X sub1 +X sub2 + X sub3 &=0(2b)가 되고, 다시 이들을 정리하면X sub1 &= h subfe over { h subie h suboe - h subfe h subre } X sub2(3a)X sub3 &= - ( h subfe over { h subie h suboe - h subfe h subre } +1 )X sub2(3b)의 두 식을 얻는다.식 (3)으로부터 X1, X2는 서로 같은 부호이고, X3는 다른 부호이어야 함을 알 수 있다. 즉 X1, X2가 인덕터 L1, L2이면 X3는 커패시터 C이어야 하고, X1, X2가 커패시터 C1, C2이면 X3는 인덕터 L이어야 한다.그림 5에 나타나 있듯이 앞의 경우가 하틀리발진기(Hartley oscillator)이고, 뒤의 경우가 콜피츠발진기(Colpitts oscilator)이다.(a) 하틀리발진기 (b)콜피츠발진기그림 5 발진회로식 (2)와 식 (3)을 이용하여 하틀리발진기의 발진주파수와 발진조건을 구하면 각각f = 1 over { 2 pi sqrt{ (L sub1 + L sub2 ) C}}(4)L sub1 over L sub2 = h subfe over{ h subie h suboe - h subfe h subre }(5)가 되고,콜피츠발진기의 경우도 마찬가지로f = 1 over {2pi sqrt{(L sub1 + L sub2 )C}}(6)C sub2 over C sub1 = h subfe over{h subie h suboe - h subfe h subre}(7)이 됨을 쉽게 알 수 있다.(4) 발진기회로에서 발진 주파수 f를 측정하는 방법을 설명하라.이론적인 값은f= { 1 } over { 2 pi sqrt { LC } }이며 실험값은 오실로스코프로 측정한다.측정하고자 하는 주기적인 파형은 시간 영역에서의 파형의 폭을 측정한 후 주파수f는 다음과 같다.f= { 1 } over { t }(5) 그림 12-10의 발진기회로에서 발진에 필요한 조건은 무엇인가?beta =23+ { 29R_{ 1 } } over { R_{ L } } + { 4R_{ L } } over { R_{ 1 } }(6) 식 (12-7)을 증명하라.f= { 1 } over { 2 pi C sqrt { LR_{ 1 } ^{ 2 } +4R_{ 1 } R_{ 2 } } }{ 1 } over { omega ^{ 3 } C^{ 3 } sqrt { R_{ 1 } ^{ 2 } +4R_{ 1 } R_{ L } } } - { 6 } over { omega C sqrt { R_{ 1 } ^{ 2 } +4R_{ 1 } R_{ L } } }w=2 pi ff= { 1 } over { 2 pi C sqrt { 6R_{ 1 } ^{ 2 } +4R_{ 1 } R_{ L } } }(7) R1,C1으로 표시된 위상차이는 어떻게 측정할 수 있는가?(8) 오실로스코프로 두 신호 사이의 위상차이를 측정하는 방법을 설명하라.오실로스코프는 두 사인파 사이의 위상각을 측정하는데 매우 유용하다. 임의의 주파수의 정현파를 CRT의 수평 및 수직편향판에다 동시에 인가하면 스크린에는 여러가지 형태의 도형이 나타나게 되는데, 이 도형을 리샤쥬 도형이라 한다.[그림1]과 같이 수직신호의 주파수가 수평신호 주파수의 2배이면 CRT의 주파수는 수평방향으로는 1사이클에 대해 수직 방향으로는 2사이클 이동한다. 그림과 같이 0점에서 휘점이 시작된다고 할 때, 휘점의 이동은 리사쥬 도형을 만드며 주파수가 같은 두 정현파는 위상 및 진폭에 따라 직선, 원 등의 리사쥬 도형을 만든다. 주파수가 같은 두 신호가 편향판에 인가될 때, 형성된 리사쥬 도형의 형태를 결정하는 것이 두 신호사이의 위상차이다.
![[논리회로, 회로이론] 게이트 특성 실험](https://image4.happycampus.com/Production/thumbnail/2004/12/02/data3424778-0001.jpg)
![[전자 회로] 발진기](https://image4.happycampus.com/Production/thumbnail/2002/09/17/data1124913-0001.jpg)
