*성* 스토어

*성*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

14개
전체 판매량

48개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 14개

RLC회로의 과도상태

표지 양식년도-학기200 8 년 2학기과목명기초회로실험LAB번호실험 제목BRLC회로의 과도상태실험 일자200 8 년 10 월 14 일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론(Theoretical Background)R-L-C 회로RLC 회로그림과 같이 직렬로 연결된 R-L-C회로를 생각해 보자. Kirchhoff의 전압법칙을 적용하면 이므로이 된다. 한가지 주목할 것은, 커패시터에서의 전압-전류의 관계는 인데, 이를 적분하여 의 관계를 사용한 것이다. 그런데 초기 일 때 커패시터에는 아무런 전하도 축적되어 있지 않다고 가정하면 이다. 식 (25)를 미분하면이 된다. 이 회로의 과도 응답 특성을 이해하려면, 고유응답, 즉 식 (25)의 제차 방정식만 풀면 된다. 이 미분 방정식의 특성방정식 으로부터 특성근은이 된다.(case1) over damping: 만약또는을 만족하면 및 모두 음의 실수가 되고, 초기 전류는 두 지수 함수가 복합적으로 더해진 함수로 감쇄하는 응답을 얻는다. 과 는 회로의 초기 상태에 의해 결정되는 상수이다. 그림 5(a)에 이를 스케치하였다.(case2) critical damping: 만약또는을 만족하면, 이므로 로 중근이 된다. 따라서 고유응답은가 된다. 그림 5(b)에 이를 스케치하였다.(case 3) under damping: 만약또는이면, 로 복소수가 된다 ( ). 그러면 고유응답은의 형태가 된다. 그림 5(c)에 이를 스케치하였다.그림 5. RLC 회로의 응답RLC 회로에서 각속도ω의 변화에 따른 위상 변화를 알아보기 위해서 먼저 각 단자(저항, 콘덴서, 코일)에서의 전류와 전압의 위상차를 확인하면모든 회로에 같은 교류전압 V = Vm cos (ωt) 를 공급하였을 때 측정되는 전류는(1) 저항 : I = Im cos(ωt) 전압과 전류의 위상은 똑같다.따라서 각속도 ω가 변하다라도 저항에서의 위상은 전혀 변화가 없다.(2) 코일 : I = Im sin(ωt) = cos(ωt - π/2) 전류는 전압보다 위상이 π/2만큼 느리다.각속도 ω= 0 일 때 전압은 최대(Vm)가 걸리지만 전류는 전혀 흐르지 않는다.각속도가 증가함에 따라 전압는 점점 약해지고 전류는 점점 증가한다. ω가 계속해서 증가하면 서로 최대와 최소가 반복하여 나타날 뿐 무한대는 위미가 없다.(3) 콘덴서 : I = - Im sin(ωt) = cos(ωt + π/2) 전류는 전압보다 위상이 π/2만큼 빠르다.각속도 ω= 0 일 때 전압은 최대(Vm)가 걸리지만 전류는 전혀 흐르지 않는다.각속도가 증가함에 따라 전압는 점점 약해지고 전류는 -값으로 점점 증가한다. 코일과 마찬가지로 ω가 계속해서 증가하면 서로 최대와 최소가 반복하여 나타날 뿐 무한대는 의미가 없다.이상에서 보다시피 전류와 전압은 모두 각속도ω에 비례하기 때문에 ω가 변해도 저항, 코일, 콘덴서에서 전압과 전류의 위상차는 항상 90도로 일정한 것처럼 보인다.그러나 직렬회로에서는 이 세개의 단자가 각각 작용하는 것이 아니라 서로 합성되기 때문에 아래와 같이 분석을 해야한다.(4) 교류전원이 공급되더라도 RLC가 직렬로 연결된 회로에서는 전류가 모두 위상이 같다. 따라서 전압에서 위상의 차이가 발생하게 된다.RLC직렬회로에 흐르는 전류를 I = Im cos(ωt)라고 할 때각 단자에 걸리는 전압은L : V_L = Vm cos(ωt + π/2) : 전압보다 위상이 90도 빠르다.R : V_R = Vm cos(ωt) : 전압과 위상이 같다.C : V_C = Vm cos(ωt - π/2) : 전압보다 위상이 90도 느리다.합성 전압 V = V_L + V_R +V_C....Vm = | V_L + V_R +V_C |.........= root {(V_R,m)²+ (V_L,m + V_C,m)²}= Im root {R²+(X_L - X_C)²}= Imax Z....전류(I)와 전압(V) 사이의 각도(위상차) δ.....tan δ= | V_L + V_C | / |V_R| = {Im X_L - Im X_C} / {Im R}...........= (X_L - X_C) / R = ( ωL - 1/ωC)/ R따라서 전압과 전류 사이의 위상차는 각속도 ω에 의해 영향을 받게 된다.위상차가 0이 되는 경우는 각속도 ω= root(1/LC) = 2πfo 로 이때를 공명상태라고 한다. 저항은 최소가 되고 전류는 최대가 된다.각속도 ω가 이 값을 기준으로 위 아래로 멀어질수록 위상차 δ는 커진다.∴ 각속도 ω가 0에서 ∞로 증가함에 따라 전류와 전압의 위상차는 점점 작아지다가 최소점에 도달한 후 다시 증가한다.Chapter 2. 실험 결과(Experimental Results)RLCR*계산값측정값⍵d⍺⍵0T(μ)M(mV)⍵d⍺⍵0100Ω1000.1270Ω9987.4950*************10471.98-822.8710439.7200Ω1000.1369Ω9941.*************098012083.0477.712083.31KΩ1000.11178Ω8660.*************02807853.983182.418474.2100Ω1000.1270Ω9987.495007071.0940010407853.98-98.057854.6200Ω1000.1369Ω9941.8710007071.094008407853.98435.887866.11KΩ1000.11178Ω8660.2550007071.095602005609.973567.86648.4Chapter 3. 결론 및 DiscussionR과 C ,L만으로 이루어진 회로를 실험해보고 RL 과 RC를 해보았으니 이제 RLC회로를 실험해보았다. RLC는 이때까지 했던 회로들과는 다르게 계산이 2차 방정식을 적용 하여 overdamped critical damped 3가지 유형으로 나누어지고 각 계산도 틀리며 결과 방정식도 틀리게 나오는 것을 보고 알 수 있었다.또한 그 주파수는 R과 L C가 모두 포함되어 나오면서 매우 복잡한 그래프 형태가 나오게 되는 것을 확인하였다.이렇게 기본 회로의 마지막 실험인 RLC회로를 하게 되었고 이해를 하게 되어 다행이라고 생각된다. 1학기 때는 어렴풋이 이론만 배워서 잘 이해가 되지 않았으나 직접 실험을 해보니 역시 눈으로 보는 것보단 실전이 더 이해가 잘된다는 것을 느낄 수 있었던 시간이었다.

공학/기술| 2011.01.06| 12페이지| 1,500원| 조회(533)

RLC, 과도응답

미리보기

닫기
계측기 사용법, Capacitor 및 Inductor의 특성(직류 회로, 과도 특성)

표지 양식년도-학기200 년 2학기과목명기초회로실험LAB번호실험 제목B계측기 사용법, Capacitor 및 Inductor의 특성(직류 회로, 과도 특성)실험 일자제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론(Theoretical Background)과도현상① 과도현상 : 회로에서 스위치를 닫은 후 정상상태에 이르는 사이에 나타나는 여러 가지 현상.② 정상상태 : 회로에서 전류가 일정한 값에 도달한 상태.③ 과도상태 : 회로에서 스위치를 닫은 후 정상상태에 이르는 사이의 상태.과도현상이란 정리하자면 어떤 원인에 의해 과도상태에서 시간에 따라 정상상태로 변하는 과정 이고 전기소자 R L C에 의한 과도현상이 나타난다.1. RC 직렬회로의 과도현상[1] 충전특성 ★- 스위치 S를 닫을 때여기서, R:저항[Ω] V:전압[V] C:커패시턴스[F] t:시간[s][2] 방전특성 ★- 스위치 S를 열 때① 전류 : ② 시상수 : T=RC[s]③ 저항(R) 양단의 전압 : ④ 인덕터(C) 양단의 전압 :여기서, R:저항[Ω] V:전압[V] C:커패시턴스[F] t:시간[s]2. RL 직렬회로의 과도현상① 전류 : ② 시상수 : T=L/R[s]③ 저항(R) 양단의 전압 : ④ 인덕터(L) 양단의 전압 :여기서, R:저항[Ω] V:전압[V] L:인덕턴스[H] t:시간[s]L에 의한 과도현상의 초기조건은 I = E/R(1- e-R/L * t)에 의해 t=0을 대입하면 I=0 이 나오게 된다. 즉. 스위치를 누르는 순간 전류는 흐르지 않는다. 시간이 지나면 지수함수 적으로 전류가 상승하게 된다. t 가 무한대가 되면 I=E/R로 전류가 흐르게 된다.시정수시정수(time constant)란 어떤 회로, 어떤 물체, 혹은 어떤 제어대상이 외부로부터의 입력에 얼마나 빠르게 혹은 느리게 반응할 수 있는지를 나타내는 지표라 할 수 있다.다음의 구체적인 회로 예를 통하여 시정수의 의미를 살펴보면, 저항(R)과 콘덴서(C)가 직렬로 연결된 회로가 있을 때, 시각 0 에서 일정전압의 DC를 갑자기 인가한다면 콘덴서 양단의 전압은 갑작스레 상승하지 못하고 지수함수적(exponential)으로 상승하는 양상을 띠고, 어느 정도의 시간이 흐르게 되면 인가된 DC 전압에 도달하게 됩니다. 이때 인가된 DC 전압의 약 63%에 도달하는 시각을 시정수라고 한다.콘덴서에 저항을 달아 충전을 시키거나 방전을 시키면 시간에 비례해서 충전되거나 방전되지 않고 아래그림과 같은 곡선을 그리게 된다. 이때 R*C=T가 되는 시점의 충전율/방전율을 표시하는 수치가 된다. 즉, 자연대수를 밑수로 한 커브가 된다.(충전곡선=1-e^-(t/rc)) 다시 말하자면 R*C=시정수이고, 시정수와 같은 시간동안 충전시키면 전체 값의 63.212%만큼 충전된다는 뜻이 된다.(R*C=5t이면 99.3%가 충전된다.)오실로스코프오실로스코프는 전자 장비를 보수하거나 디자인할 때 필요한 필수적인 계측기로 전기적 신호를 화면상에 나타내 주는 것이다. 물리적인 세계에서는 에너지, 입자의 진동, 그 밖 의 보이지 앉는 힘들이 어디에서나 존재하며, 이러한 힘들을 전기적인 신호로 바꿔주는 것 이 센서이고, 바뀐 전기적 신호를 연구하고 관찰할 수 있는 것이 오실로스코프이다. 다시 말해서 오실로스코프는 짧은 시간에 발생하는 전기적 현상들을 눈으로 볼 수 있게 해 주는 계기라고 할 수 있다. 쉽게 말해 전기적인 신호를 화면에 그려주는 장치로서 시간의 변화에 따라 신호들의 크기(Amplitude)가 어떻게 변화하고 있는지를 나타내 주는 장치이다.. 수직축(Y축)은 전압의 변화, 수평축(X축)은 시간 변화를 나타내며 화면의 명암(intensity)이나 밝기 (brightness)는 종종 Z축이라고 부르고 있다. 이러한 간단한 그래프로도 신호 에 대한 많은 정보를 알 수 있다. 알 수 있는 정보로는 입력신호의 시간에 따른 전압 크기, 발진 신호의 주파수, 입력신호에 대한 회로상의 응답변화, 기능이 저하된 요소가 신호를 왜곡시키는 것, 직류신호와 교류신호의 양, 신호 중의 잡음과 그 신호 상에서 시간에 따른 잡음의 변화 등이 있다.오실로스코프에도 아날로그와 디지털 방식이 있다. 아날로그 오실로스코프는 인가된 전압이 화면상의 전자빔을 움직여서 파형을 바로 나타낼 수 있다. 전압에 비례하여 빔을 위 아래로 편향시켜 화면에 파형을 주사하기 때문에 곧바로 파형을 그리게 되는 것이다. 그 반면에 디지털 오실로스코프는 파형을 샘플링한 후 아날로그-디지털 컨버터(ADC)를 써서 측정한 전압을 디지털로 변환시킵니다. 이 변환시킨 디지털 정보를 파형으로 재구성해서 화면에 나타내는 것이다.아날로그 오실로스코프오실로스코프의 프로브를 회로에 접속하면 전압신호는 프로브를 통해 오실로스코프의 수직부로 전달된다.입력된 신호는 정해놓은 수직축 크기(Volts/Division)에 따라서 감쇠기로 줄여지거나 증폭기로 증폭되게 된다. 그런 다음 신호는 CRT의 수직 편향판에 전달된다. 이 편향판에 가해진 전압에 따라 화면의 밝은 점이 움직이게 되는데 양 전압은 점들을 위쪽으로, 음전압은 아래쪽으로 이동시킵니다. 그리고 신호는 동기부로 들어가 수평축 스위프(Sweep)를 시키거나 동기를 시작한다. 수평축을 트리거링하는 것은 일정시간 간격으로 화면의 좌에서 우로 밝은 점이 움직이도록 수평축 타임베이스를 조정하는 시스템이다. 스위프가 빠르게 연속적으로 많이 발생하면 밝은 점들은 직선을 만들며, 고속에서는 매초 500.000번 이상 화면에 스위프되기도 한다. 수평 스위프와 수직편향이 합쳐져서 화면에 신호가 그려지게 되는데 이 때 동기는 계속 되는 신호를 안정화시키는데 필요한 것이다.디지털 오실로스코프디지탈 오실로스코프를 구성하는 시스템들은 대부분 아날로그 오실로스코프와 같지만, 데이타 처리 시스템(Data Processing System)이 추가되어 있다. 디지탈 오실로스코프는 이 DPS에서 전체 파형의 데이터를 모아서 화면에 나타내 주게 된다. 디지탈 오실로스코프의 프로브를 회로에 연결했을 때, 수직 시스템은 아날로그 오실로스코프에서 처럼 신호의 크기를 조절한다. 그리고 획득시스템에 있는 아날로그-디지탈 변환기(ADC)에서 이산적인 점들로 신호를 샘플한 후, 이 디지탈 값들을 전압으로 변환시키게 된다. 이 때 이런 디지탈 값들을 샘플점이라 하며. 수평시스템에 있는 샘플 클럭은 ADC가 샘플을 취 하는 빈도를 나타내기된다. 그리고 클럭에 의해 발생하는 샘플비를 샘플율이라 하며 samples/second로 표시한다. ADC로부터 얻어진 샘플점들은 메모리에 파형점(waveform Font)으로 저장되고. 이 점은 한 개 이상의 샘플점들로 구성된다. 또 이런 파형 점들이 모여서 한 개의 파형 레코드를 구성한다. 일반적으로 파형 레코드를 구성하는 파형점들의 수를 레코드 길이(Record Length)라고 하는데 동기 시스템은 이 레코드의 시작과 끝의 점을 결정하는 것이며, 레코드 점들은 메모리에 저장된 후에 화면에 나타나는 것이다.신호발생기신호발생기는 정현파, 구형파, 삼각파 및 톱니파와 같은 시간에 따라 변화하는 신호 파형을 발생시키는 장치이다. 이러한 신호는 일정한 파형이 반복적으로 나타나는 것으로 파형이 반복되는 시간을 주기라 하며, 이의 역수를 주파수라 한다.같은 주파수라 하더라도 파형이 시작되는 시점을 위상이라 하며, 기준전압이 0이 아닌 경우의 기준전압을 옵셋(Offset)전압이라 한다.신호발생기는 다양한 회로의 동작상태를 판단하고, 분석시스템 상태에서 이미 알려진 시험조건과 비교하여 사용된다. 신호발생기의 형태는 여러 가지가 있으나 다음 조건을 만족하여야한다.1) 신호의 주파수가 잘 나타나고, 안정되어야 한다.2)그 진폭은 매우 적은 값에서 큰 값까지 조정할 수 있어야한다.3)신호는 왜곡이 없어야한다.신호발생기는 함수 발생기, 펄스 발생기 및 스위프 발생기 등이 있으나 정현파의 중요성 때문에 정현파가 가장 많이 사용된다. 신호발생기는 이득, 대역폭, 신호대 잡음비 드의 측정에 이용되며 나아가 증폭기의 주파수 응답의 측정, 여파기의 대역통과특성, 라디오수신기나 TV의 조정 및 부분적인 전자장비의 간단한 수리에도 사용된다.Chapter 2. 실험 결과(Experimental Results)RC회로의 시정수 측정회로RC시정수(이론)시정수(측정)(a)1KΩ0.1uF0.1mS120uS(b)1KΩ0.2uF0.2mS240uS(c)1KΩ0.05uF50uS80uSRL회로의 시정수 측정회로RL시정수(이론)시정수(측정)(a)1KΩ100mH100uS160uS(b)1KΩ200mH200uS200uS(c)1KΩ50mH50uS80uSChapter 3. 결론 및 Discussion시상수라는 개념을 1학기 회로이론 시간에 배우긴 했지만 막연하게 RL이라던지 RC회로에 사용되는 개념이라 여겼는데 얼마나 빠르게 반응하는가를 알려주는 지표라는 것을 새롭게 알게 되었다. 직렬회로에서 이론 값이 측정 값과 비슷하게 나오면서 또한 오실로스코프에 나오는 파형이 정말 책에서 배운 것처럼 나오는 것을 보고 신기하다는 생각을 했다. 이 파형을 구하는 도중 파형이 뾰족하게만 나와 계속 제대로 나오게 해보려고 노력해보았다. 결과는 저항이 잘못 되어 있어서 생기는 오류였다. 1K옴을 사용했어야 하는데 10K를 사용하여 생긴 오류였다. 또한 인덕터 시정수를 구하는 과정에서 자꾸 파형이 틀리게 나와 또 생각을 하면서 고쳐 보았다. 이번엔 인덕터와 저항의 위치를 바꾸니 파형이 맞게 나왔다. 이 것은 아직 이유를 잘 모르겠다. 나중에라도 이유를 꼭 찾아봐야겠다.

공학/기술| 2011.01.06| 6페이지| 1,000원| 조회(269)

인덕터, 계측기, 커패시터, 계측기 사용법

미리보기

닫기
DLD 실험 - BCD 부호변환기

년도-학기2009년 1학기과목명디지탈논리회로실험LAB번호실험 제목810진 BCD 부호변환기실험 일자2009 년 5월 8일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론(Theoretical Background)1) 8421 BCD디지털 시스템에서는 2진법이 사용되므로 일상생활의 10진수나 문자 또는 기호로 표현되는 것은 모두 2진수로 변화시켜야 하는데 이에 대표적인 예가 2진 코드화 10진수(BCD : Binary code decimal)이다. 즉, 10진수의 각 숫자를 2진수로 표현하는 것으로서, 대표적인 코드로 BCD 8421코드를 사용한다.BCD 8421코드는 10진수의 0~9까지 사용하여 4bit 2진수로 구성된다. 즉, 각비트의 위치에 따라 8,4,2,1의 가중치를 할당한 것이다.예를 들어 7 = 0111 이다.10진수를 8421 BCD 부호로 변환하기 위해서는 10진수 각각의 디지트(digit)를 해당되는8421 BCD부호로 변환함으로써 이루어진다. 예를 들어, 10진수 87210을 8421 BCD 부호로변환하면 다음과 같다.7 = > 01110 = > 00009 = > 10012) 부호 변환기의 구성0~9까지의 10진수 입력을 BCD 부호로 변환하는 진리표를 구성하면 표 8-2와 같다.입 력(10진) 출력(BCD) 부호 10진수여기서,D = I8 + I9C = I4 + I5 + I6 + I7

공학/기술| 2009.06.10| 4페이지| 2,000원| 조회(471)

DLD, BCD 부호변환기

미리보기

닫기
DLD 실험 - 카운터 평가A+최고예요

년도-학기2009년 1학기과목명디지탈논리회로실험LAB번호실험 제목7카운터실험 일자2009 년 4월 17일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론(Theoretical Background)동기식 카운터와 비동기식 카운터란?동기식 카운터는 모든 플립플롭들이 하나의 공통클럭에 연결되어 있어서 모든 플립플롭이 동시에 트리거(trigger) 되지만, 리플(ripple) 카운터라고도 불리는 비동기식 카운터는 앞쪽에 있는 플립플롭의 출력이 뒤쪽에 있는 플립플롭의 클럭으로 사용된다. 비동기식 카운터는 동기식 카운터에 비해 회로가 간단해 진다는 장점이 있으나 전달지연이 커진다는 단점이 있다.비동기식 증가형 카운터와 감소형 카운터그림 1에 T 플립플롭을 사용해 구성한 비동기식 4비트 증가형 카운터 회로를 나타내었다. 이 회로에서 사용된 4개 플립플롭의 클럭단자가 공통으로 연결되어 있지 않고 대신 플립플롭의 출력이 다른 플립플롭의 클럭으로 사용됨을 볼 수 있다.그림 1. 비동기식 4비트 증가형 카운터 회로그림 1에 나타낸 비동기식 증가형 카운터 회로는 카운터 값이 변화되는 순서를 나타낸 아래 그림 2(a)를 잘 관찰하면 직관적으로 설계할 수 있다. 즉 맨 하위비트(LSB : Least Significant Bit)인 Q0는 매 클럭마다 값이 토글(toggle)됨을 알 수 있고, 두 번째 비트 Q1은 Q0 비트가 1에서 0으로 변화될 때 마다 값이 토글됨을 알 수 있다. 마찬가지로 비트 Q2는 Q1 비트가 1에서 0으로 변화될 때 마다 값이 토글되며, 비트 Q3은 Q2 비트가 1에서 0으로 변화될 때 마다 값이 토글된다. 따라서 만일 하강 모서리 동기방식(falling edge triggered) T 플립플롭을 사용하여 비동기식 카운터를 설계한다면, 그림 1(a)에 나타낸 것과 같이 한 플립플롭의 정상출력 Q를 다음 플립플롭의 클럭으로 사용하도록 회로를 연결하면 비동기식 증가형 카운터로 동작하게 된다. 만일 사용하는 플립플롭이 상승 모서리 트리거방식(rising edge triggered)의 T 플립플롭이라면 그림 1(b)와 같이 한 플립플롭의 보수출력 Q'를 다음 플립플롭의 클럭으로 사용하도록 회로를 연결하면 된다.마찬가지 요령으로 만일 감소형 카운터를 설계한다면 그림 2(b)에 나타낸 감소형카운터의 값 변화순서를 잘 관찰하면 답을 쉽게 얻을 수 있다. 감소형 카운터의 경우 아랫자리의 비트가 0에서 1로 변할 때 마다 윗자리의 비트가 토글됨을 알 수 있으며, 따라서 만일 하강 모서리 동기방식 T 플립플롭을 사용하여 비동기식 감소형 카운터를 설계한다면 아랫자리 비트의 보수출력 Q'를 윗자리 클럭으로 사용하고, 만일 상승 모서리 동기방식 T 플립플롭을 사용한다면 아랫자리 비트의 출력 Q를 윗자리 클럭으로 사용하면 될 것이다. 그림 3에 비동기식 4비트 감소형 카운터 회로를 나타내었다.Q3Q2Q1Q00*************1*************01**************************11101111Q3Q2Q1Q**************************00*************0101*************0010000(a) 증가형 카운터 경우(b) 감소형 카운터 경우그림 2. 4비트 카운터의 값 변화그림 3. 비동기식 4비트 감소형 카운터 회로그림 1에 나타내었던 비동기식 증가형 카운터는 그림에 표시된 것과 같이 모든 T 플립플롭의 입력에 1을 연결해 놓았기 때문에 클럭이 들어올 때마다 값이 변화된다. 이 회로를 enable 제어신호 E가 0일 때는 카운터의 동작이 멈추고(즉, 현재 값을 유지), 제어신호 E가 1일 때 증가형 카운터로 동작하도록 하려면 그림 4에 나타낸 것과 같이 모든 플립플롭의 입력 T에 제어신호 E를 직접 연결하면 간단히 해결된다.그림 4. enable 제어신호 E를 갖는 비동기식 증가형 카운터비동기식 BCD 카운터그림 1에 나타낸 비동기식 4비트 증가형 카운터는 0부터 15까지 세는 카운터이다. 이 카운터를 이용해 0부터 9까지 세는 BCD 카운터를 설계하면 그림 5와 같다. 그림 5(b)의 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자는 active-low 신호에 의해 동작함을 알 수 있다. 따라서 만일 NAND 게이트의 출력이 0이 되면 모든 플립플롭들의 Q값이 클럭에 상관없이 곧바로 0이 되어 버린다.만일 초기에 카운터 값이 Q3Q2Q1Q0=0000이라고 가정하면 클럭이 인가될 때마다 카운터 값은 그림 5(a)의 상태천이도에서와 같이 차례로 증가될 것이다. NAND 게이트는 Q3과 Q1 값이 모두 1인 경우에만 출력이 0이 되기 때문에 카운터 값이 0000부터 1001까지 변화될 동안에는 NAND 게이트의 출력은 1이 되고 따라서 플립플롭들은 정상적인 동작을 하게 된다. 이제 카운터 값이 Q3Q2Q1Q0=1001에서 Q3Q2Q1Q0=1010으로 변하는 순간을 생각해 보자. Q3Q2Q1Q0=1010이 되자마자 곧바로 NAND 게이트의 출력이 0으로 될 것이며, 따라서 모든 플롭플롭들의 출력은 Q3Q2Q1Q0=0000이 되어 버린다. Q3Q2Q1Q0=0000이 되면 다시 NAND 게이트의 출력은 1로 변하게 되며 플립플롭들은 이제 정상적인 동작상태로 들어간다. 이와 같이 플립플롭의 출력 Q3Q2Q1Q0이 1010인 순간은 매우 짧으며 보통 수 ns에서 수십 ns에 불과하다. 따라서 플립플롭은 마치 0000부터 시작해서 0001, 0010, ... , 1001까지 세고 다시 0000으로 돌아가는 것으로 볼 수 있다.그림 5. 비동기식 BCD 카운터☞ 비동기식 회로의 불안정성그림 5의 비동기식 BCD 카운터에서 Q3Q2Q1Q0=1001→1010→0000으로 변하는 시간이 매우 짧다. 특히 Q1 출력은 0→1→0으로 값이 변하면서 폭이 매우 좁은 일종의 스파이크(spike) 또는 글리치(glitch) 신호가 만들어진다. 이와 같은 Q1 출력이 다른 회로의 입력으로 쓰일 경우, 예를 들어 다른 회로의 클럭 등으로 사용된다면 회로 동작이 불안정하게 된다.동기식 modulo-N 카운터카운터란 일반적으로 그림 7의 상태천이도에 나타낸 것과 같이 클럭펄스(clock pulse)가 하나씩 인가될 때마다 미리 정해진 순서대로 상태가 반복되는 순차회로를 말하며, modulo-N 카운터는 N개의 상태를 갖는 카운터를 말한다.그림 7. 카운터 상태천이도아마도 가장 흔한 형태의 카운터는 n비트 이진 카운터(n-bit binary counter)일 것이다. n비트 이진 카운터는 n개의 플립플롭으로 구성되며, 2n개의 상태를 가지는 카운터를 말한다. 예를 들어 3비트 이진 카운터는 3개의 플립플롭으로 구성되고, 23=8가지 상태(000, 001, 010, ... , 111)를 가진다. 만일 이 카운터의 상태값이 그림 8(a)에 나타낸 것과 같이 증가하는 순서로 변화된다면 증가형 카운터(up counter)라고 말하고, 그림 8(b)에 나타낸 것과 같이 감소하는 순서로 변화된다면 감소형 카운터(down counter)라고 말한다. 경우에 따라서는 카운터가 증가기능과 감소기능을 모두 가지고 있을 수도 있으며 이와 같은 카운터는 증감형 카운터(up/down counter)라고 한다.3비트 이진 카운터는 8개의 상태를 가지므로 modulo-8 카운터라고 말할 수 있다. 또한 3비트 이진 증가형 카운터는 클럭펄스가 하나씩 인가될 때마다 상태값이 10진수로 볼 때 0, 1, 2, ... , 7과 같이 차례로 변화되므로 0부터 7까지 세는 카운터라고 말하기도 한다.☞ 넓은 의미의 카운터참고로 카운터의 상태값이 반드시 그림 8과 같이 1씩 증가하거나 1씩 감소하는 방향으로만 변해야 하는 것은 아니며, 또 반드시 0부터 세기 시작해야만 하는 것은 아니다. 넓은 의미로 카운터를 말할 때는 정해진 갯수의 상태값을 순환하도록 구성만 되면 카운터로 취급한다. 이에 대한 대표적인 예로 링 카운터(ring counter)와 존슨 카운터(Johnson counter) 등이 있다.그림 8. 3비트 이진 카운터 상태천이도이제 카운터 회로를 직접 설계해보자. 예를 들어 클럭펄스가 인가될 때마다 0부터 5까지 차례로 세는 modulo-6 카운터를 설계한다고 가정하자. 카운터를 설계하는 과정은 앞장에서 학습했던 일반적인 순차회로 설계절차와 크게 다를 바 없다. 문제는 이미 주어졌으므로 먼저 입력, 출력 및 상태변수를 정하자. 설계하고자 하는 카운터 회로의 경우, 단지 클럭만 입력되면 0부터 5까지 차례로 세는 카운터임으로 별도의 입력변수는 필요 없다. 회로가 기억해야 하는 상태는 0부터 5까지 총 6개임으로 최소 3개의 상태변수가 필요하다. 3개의 상태변수를 S2, S1, S0으로 표현하기로 하고, 플립플롭은 JK 타입을 사용하기로 하자. 카운터 회로의 출력변수는 상태변수 S2S1S0의 값이 그대로 출력되면 되기 때문에 별도로 정할 필요 없다. 이제 상태천이도를 그려보자. 그림 9(a)에 설계하려는 modulo-6 카운터에 대한 상태천이도를 나타내었다. 원래 상태천이도의 화살표 상에는 “입력값/출력값”을 기록하도록 되어 있지만 이 카운터 회로의 경우 입력이 별도로 없으며 출력 또한 상태값과 동일하기 때문에 화살표상에 아무것도 쓰지 않았다.

공학/기술| 2009.06.10| 12페이지| 2,000원| 조회(204)

카운터, DLD, DLD 실험 - 카운터

미리보기

닫기
DLD 실험 - 랫치 및 플립플롭

년도-학기2009년 1학기과목명디지탈논리회로실험LAB번호실험 제목5랫치 / 플립플롭실험 일자2009 년 4월 3일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론(Theoretical Background)래치(latch)와 플립플롭(flip-flop)??????????■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로???????????■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수 있는 상태????[ 그림 ] 플립플롭의 상태?????????????■ ?래치나 플립플롭은 정상 출력 ?와 부정 출력를 가지고 있다.???????????■ ?두 가지 안정 상태라고 하는 것은 ?Q = 1, ?= 0 인 상태와 ?Q = 0, ?= 1인 상태를 말한다.???????????■ ?앞의 그림7에서 와 ?가 모두 0이거나 1이면 이러한 상태는 유지될 수 없고 우리는 이러한상태를 불안정한 상태라고 한다.???????????■ ?래치 - 레벨 트리거(level trigger)에 의해서 동작 따라서 래치는 1-상태인 동안 입력의변화를 출력에 반영???????????■ ?풀리풀롭 - 에지 트리거(edge trigger)에 의해서 동작 따라서 풀리풀롭은 클럭 펄스가나타나기 바로 이전의 입력이 출력에 반영되어 다음 클럭 펄스가 나타날 때까지 그 상태를 유지???????(1) 비동기식 S-R 래치(latch)???????????■ ?비동기 동작 - 입력 신호의 변화가 일어나면 그에 따라 동작을 하는 것을 의미??회로도특성표기호S ????RQ0 ????0불변0 ????10(리세트)1 ????01(세트)1 ????1금지 입력?[그림] ?비동기식 S-R 래치와 특성표?????????????■ ??비동기식 S-R 래치의 동작????????????????- S = R = 0 이면 이전의 상태를 유지????????????????- S = 0, R = 1 이면 Q = 0, ?= 1(리세트 상태)????????????????- S = 1, R = 0 이 되면 Q = 1, ? = 0(세트 상태)????????????????- S = R = 1 이면 Q == 0 이 되어 래치로서는 무의미하게 되므로 이러한 입력은 금지???????????■ ??풀리풀롭의 상태란 Q 의 상태를 의미???????(2) 동기식 S-R 래치와 S-R 풀리풀롭???????????■ ?동기식 풀리풀롭의 필요성???????????????-컴퓨터의 기억 소자에 비동기식 풀리풀롭을 사용한다면 시스템 내의 모든 풀리풀롭이제각기 비동기적으로 동작하게 되므로 시스템의 제어 및 조작이 복잡하게 된다.???????????????-복잡성을 해소하기 위해서 클럭 펄스라는 시간적인 신호를 도입하여 클럭 펄스에 맞추어시스템 내의 모든 풀리풀롭이 동시에 상태 변환을 하도록 만든다.???????????■ ?동기식 동작???????????????-클럭 펄스에 동기가 되어 동작을 하는 것???????????■ ?S-R 래치와 S-R 풀리풀롭의 차이점???????????????-S-R 풀리풀롭은 회로는 S-R 래치와 같지만 동작 특성이 S-R 래치와는 달리 클럭 펄스가 상승 또는 하강할 때만 입력 신호가 출력에 반영되어 다음 클럭 펄스가 나타날 때가지 그 상태를유지???회로도특성표기호CP ???S ????RQ?0 ????× ???×불변?1 ????0 ????0불변?1 ????0 ????10(리세트)?1 ????1 ????01(세트)?1 ????1 ????1금지 입력?[그림] ?동기식 S-R 래치와 특성표?????????(3) D 래치와 D 풀리풀롭???????????■ ?동기식 S-R 래치에서 S입력의 반전된 것을 R 입력에 가하도록 하여 입력을 하나로 줄인 형태의 회로???????????■ ?S 단자와 R 단자에는 동시에 1 인 신호가 나타나지 않도록 한 것이다.?회로도특성표기호E ??????DQ0 ??????×불변↑ ?????00↑ ?????11?[ 그림 ] 동기식 D 플리플롭?????????????■ ?D 래치와 D 풀리풀롭의 차이점???????????????-회로구성은 같으나, D 풀리풀롭은 클럭 펄스가 상승 또는 하강하는 에지 바로 직전의 입력 신호가 출력에 반영되어????????????????다음 클럭 펄스가 나타날 때가지 그 상태를 유지한다.???????????????-D 풀리풀롭은 클럭 펄스의 폭이 넓어도 출력의 변화가 없지만 래치는 클럭 펄스의 폭이 넓으면 그 동안에 입력의 변???????????????화가 출력에 나타난다.????[그림] ?D 래치와 D 풀리풀롭의 차이를 설명하는 타이밍 차트?????????(4) J-K 풀리풀롭???????????■ ?동기식 S-R 래치에서 금지되어 있는 S = R = 1 입력도 안정된 상태로 변천할 수 있도록 만든 회로???????????■ ?입력 단자인 J,K에 동시에 1이 인가되면 출력은 반전된다.?????회로도특성표기호CP J ?KQ?0 ???× ??×불변↑ ???0 ???0불변↑ ???0 ???10(리세트)↑ ???1 ???01(세트) ?↑ ???1 ???1(반전)?[그림] ?J-K 풀리풀롭의 회로도와 특성표?????????(5) T 풀리풀롭???????????■ ??J-K 풀리풀롭의 J, K 두 입력 단자를 묶어서 여기에 T 입력 신호를 가하여 매 클럭 펄스가 들어 올 때마다 출력 Q가 반전하도록 만든 회로

공학/기술| 2009.06.10| 5페이지| 2,000원| 조회(132)

플립플롭, DLD, 랫치

미리보기

닫기