*해* 스토어

*해*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

8개
전체 판매량

25개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 8개

플립플롭 이론 정리(11주차)

11주차 이론정리 – 플립플롭이번 시간은 플립플롭에 대해서 배우게 되었다. 이전 시간까지는 조합논리회로를 배웠고 오늘은 순차논리회로를배웠다. 순차논리회로가 조합논리회로와 구분지어지는 큰 경계는 바로 기억을 한다는 것이다. 플립플롭은 이제 우리의 목표인 디지털 시계를 만드는데 있어서 중요한 역할을 하는 것인데 플립플롭 이라는 것은 어떠한 입력이 없으면 출력이 계속 일정하게 유지 되는 것을 말한다. 이런 플립플롭에는 출력이 변화하는 시점에 따라서 동기식 플립플롭과 비동기식 플립플롭이 있다.우선 비동기식 플립플롭의 경우는 입력 값의 변화에 따라 출력 값이 변하는 것이다. 일명 래치라고 한다. 그리고 동기식 플립플롭은 입력이 변하더라도 출력이 변화할 시점이 아니면 변하지 않는 것을 말한다. 즉, 어떤 기회가 있어야 변화한다는 것이다. 이런 동기식에는 에지 트리거형이 있는데 이것은 다시 상승에지형과 하강에지형으로 나뉜다. 상승에지형은 위에서 말했듯이 출력이 변화할 시점이 아니면 변화하지 않는다고 했는데 출력이 변화하는 시시점 상승에지일 때 변화하는 것을 말하고, 하강에지형은 말그대로 하강하는 그 시점에 출력이 변화하는 것을 말한다. 다음으로는 입력에 따른 분류로 첫 번째 R-S 래치가 있다. RS 래치라는 것은 리셋과 셋이라는 것인데 우리말로 표현하자면 set은 활성화라고 생각을 하면되고 reset은 초기화 한다 라고 생각을 하면 된다. RS 래치가 모든 플립플롭의 가장 기본이 된다. S와 R에 모두 0이 입력되면 출력은 이전 상태를 유지하여 아무런 변화가 없게 된다. 그리고 S에 1이 입력이 되면 출력은 0, R에 1이 입력되면 출력은 1이 되고, R과S 둘 다 0이 입력되면 출력이 0이 되는데 이것은 플립플롭의 기능을 상실하게 되는 것이다. 다음으로는 인에이블형 R-S 래치인데 이것은 인에이블에 의해서 래치의 동작을 제어하는 것이다.위의 그림처럼 인에이블 신호에 0이 들어오게 되면 R과 S의 입력 값에 상관없이 이전 상태를 유지하게 되면서 아무런 변화가 없게 된다. 그러나 인에이블 신호에 1이 입력이 되면 앞의 R-S래치와 같은 상태가 된다. 이번 인에이블 R-S래치는 인에이블 신호로 래치를 제어할 수 있다는 점에서 앞의 래치보다 좋아졌다고 볼 수 있다. 마지막으로 에지트리거형 R-S 플립플롭인데 이것은 상승에지와 하강에지에 영향을 받아서 출력되는 래치이다. 상승에지 트리거형은 하강에지일 때는 이전 상태를 유지하면서 아무런 변화가 없게 되고, 상승에지일 때 동시에 R에 1이 입력이 되면 출력은 0이 되고, S에 1이 입력이 되면 출력이 1이 된다. 둘 다 1,1이 입력이 되면 불확실한 출력이 되면서 플립플롭의 기능이 상실된다. 하강에지 트리거형은 상승에지와 비슷하다. 이번에는 하강에지 일 때 S에 1이입력이 되면 출력은 0이 되고, S에 1이 입력이 되면 출력은 1이 되고, 하강에지 트리거인데 상승에지 일 때는 이전상태를 유지하여 아무런 변화가 없게 된다. 마찬가지로 S와 R에 입력이 1이 되면 플립플롭의 기능을 상실하게 된다.

공학/기술| 2013.06.09| 2페이지| 1,000원| 조회(120)

플립플롭, 플리플롭 정리, 플립플롭 이론 정리(11주차)

미리보기

닫기
조합논리회로 실험 이론정리(10주차)

10주차 실험 이론정리이번 시간은 저번 시간에 배운 가산기와 감산기 복습과 더불어 엔코더, 디코더, 비교기에 대한 이론을 공부하였다.가산기저번 시간에 배운 가산기와 감산기에 대한 내용을 요약하면 가산기라는 것은 이름 그대로 더하는 것을 의미한다. 이런 가산기에는 반가산기와 전가산기가 있는데 반가산기는 2입력 회로이고 전가산기는 3입력 회로이다. 2진수 입력 값을 가지는 가산기에서 반가산기의 경우 입력 값 서로 더해서 2개의 출력 값을 가지는데 두개의 입력 값을 더해 캐리가 발생할 경우 출력 값 1을 가지고 더해서 0이 되면 출력 값 0, 1이 되면 출력 값 1을 가지는 회로이다. 반가산기의 진리표와 회로도를 작성하면 다음의 표와 같다.다음으로 전가산기는 반가산기와 똑 같은 방식이라고 생각하면 된다. 다른 것은 2입력에서 3입력으로 바뀐 것이다. 2진수 입력 값 3개를 모두 더해 캐리가 발생하면 출력 값 1을 가지고 입력 값을 더해 0이 나오면 출력 값 0, 1이나오면 출력 값 1을 가지는 것이다. 전가산기 진리표와 회로도는 다음과 같다.전가산기의 경우는 출력 값이 복잡하여 부울대수와 드모르간의 법칙으로 구하여 간소화를 하면 불편함이 많다. 그래서 카르노맵을 이용하여 정리하면 쉽게 구할 수 있다.감산기감산기는 가산기와 반대로 빼주는 것을 뜻한다. 감산기에도 반감산기, 전감산기가 존재한다. 반감산기의 경우 2입력을 가지는데 2진수 입력 값 두개를 서로 빼서 나오는 숫자가 0이면 출력 값 0이 되고 1이면 출력 값 1이 된다. 여기서 중요한 것은 모든 입력 값이 큰 수에서 작은 수를 빼는 것이 아니므로 가산기에서 캐리가 발생하듯이 감산기에서는 빌림이 발생한다. 그래서 빌림이 발생할 경우 출력 값에 1이 출력이 된다.전감산기도 마찬가지로 2진수 3입력을 가지는데 3개의 입력 값을 서로 빼서 1이 나오면 출력 값 1이고 0이 나오면 출력 값 0을 가지게 된다. 여기서도 빼는 과정에서 빌림이 발생할 경우 출력 값 1을 가지게 된다.여기 중요한 한가지는 반감산기와 전감산기설명하면 2개의 2진 코드를 입력하여 4개의 10진 코드로 변환하는 디코더이다. 다음의 그림그림은 2X4 디코더의 진리표와 회로도인데 진리표에서 보는 것처럼 입력 값이 (0,0) 인경우 10진수로 변환하게 되면 0이 나오기 때문에 D0 에 출력 값이 1이 나오게 된다. 이런 방식으로 이루어 지는 것이 디코더이다. 다음으로는 3X8 디코더이다. 3개의 2진 입력 값을 10진수로 변환하여 출력 값을 가지는 회로이다. 다음의 진리표 처럼3개의 2진 입력 값을 10진수로 변환하여 각 값에 맞는 자리에 출력 값이 1이 된다. 하나를 예로 들면 (1,0,0)인 경우 10진수로 변환하면 4의 값이 되므로 D4에 출력 값 1을 가지게 된다. 다음으로는 BCD 디코더이다. BCD코드가 0~9까지의 입력 값을 가지고 나머지는 Don’t Care이기 때문에 4개의 입력 값을 가지지만 9까지 쓰이게 된다.다음 그림의 진리표 처럼 4개의 2진 입력 값을 10진수로 변환하여 각 자리에 출력 값 1을 가진다. BCD 디코더는 무정의 조건을 이용한 카르노 맵을 사용하여 논리식을 쉽게 구할 수 있다. 진리표를 통한 카르노 맵을 구성하게 되면 다음과 같다.마지막으로 BCD – 7–세그먼트 디코더이다. 세그먼트 디코더는 BCD코드를 입력하여 각각에 대응하는 숫자를 표시하는 7-세그먼트 표시장치로 출력하는 디코더이다. 다음 그림이 7-세그먼트 디코더이다. 흔히 디지털 시계에서많이 볼 수 있는 형태이다. 이런 세그먼트에는 캐소드와 애노드 두 가지가 있는데 캐소드(+) → (-)로 표현되는 것이고 애노드는 반대로 (-) → (+)로 되는 정반대의 종류이다. 우리가 실제 사용하는 것은 대부분이 캐소드로 이루이 진 것이 많다. 7-세그먼트에서 1을 표시하기 위해서는 b, c에 불이 들어와야 하고 2의 경우는 a, b, g, e, d에 불이 들어와야 한다. 이것을 표로 나타내면 다음과 같다. 이것을 진리표를 작성하게 되면 4를 나오게 하려면 2진(0,1,0,0)을 입력 값을 가지게 되면 b, c, f, 출력 값이 0,0 을 가지기 때문에 회로가 끊겨 있어도 무관하기 때문이다. 다음으로는 우선순위 4입력 엔코더 인데 이것은 여러 개의 입력신호에 동시에 1이 인가 되었을 때 중요도 및 우선순위에 따라 출력이 발생할 수 있도록 하는 것을 말한다. 다음의 그림의 진리표 처럼 특정 자리의입력 값을 우선 적으로 보기 때문에 그 자리를 제외한 어떤 자리에 입력 값 1이 들어와도 우선적으로 보는 자리의 자리 값만 본다는 것이다.비교기말그대로 입력 값의 크기를 서로 비교하는 것을 말한다. 이런 비교기에는 1비트 비교기와 2비트 비교기가 있다. 우선 1비트 비교기의 경우는 입력 값을 두개를 가지는데 다음의 진리표 처럼 입력 값이 서로 같으면 출력 값이Q에 출력이 되고 A입력 값이 크면 P에 출력이 되고, B의 입력 값이 크면 R에 출력이 되는 것이다. 다음은 2비트 비교기이다. 2비트 비교기는 4개의 입력 값을 가지는데 비교기에서는 앞에서 두개씩 묶어서 크게 보면 2개를 비교한다고 볼 수 있다. 아래의 그림은 2비트 비교기의 진리표와 출력 값을 카르노 맵으로 구성해 놓은 그림이다.그림처럼 입력 값을 두 개씩 묶어서 서로 비교하여 앞의 값이 크면 P에 출력이 되고 같으면 Q에 출력이 되고 뒤에 입력 값이 크면 R에 출력이 된다. 비교기도 디코더나 엔코더와 마찬가지로 2진입력을 10진수로 변환하여 비교하여 보면 이해가 편하다.멀티플렉서2n 개의 입력 데이터에서 1개씩 선택하여 단일 채널로 송신하는 기능을 데이터 선택기 또는 멀티플렉서라고 한다. 즉, 여러 개의 데이터 중에 한 개를 선택하여 그 데이터만 출력으로 보내주는 것이다. 따라서 2n 의 입력을 가지는 멀티플렉서의 신호선택선 비트수는 n이다. 이런 멀티플렉서를 2nX1 멀티플렉서라고 하며, 줄여서 MUX라 하기도 한다. 다음의 그림은 4X1 멀티플렉서의 진리표이다. 진리표를 보면 중간변수가 고정적으로 들어오는 입력값이고 제어입력에 따라서 출력 값이 정해지는 것이다. 쉽게 말하면 중간변수를 사람이라고 하면 제어입력은 특정사람 것과 같이 나타낼 수 있는데 여기서 제어입력 값은 A, B가 되고 선택 입력 값은 C가 된다. 즉, C의 값에 따라 출력 값이 정해지는 것이다. 진리표에 따라 동작도를 작성하면 중간의 그림과 같은데 이것을 카르노 맵과 같이 생각하여 작성하게 되면 안된다. 카르노 맵은 00, 01, 11, 10 이 되지만 동작도는 00, 01, 10, 11으로 차례대로 해서 구성을 하여야 한다.다음으로는 디멀티플렉서이다. 앞서 배운 것은 여러 개의 입력 값을 제어입력에 의해서 하나의 출력 값을 정하는 것이였는데 디멀티플렉서의 경우는 하나의 입력 값을 받아서 출력하는 것인데 쉽게 말하여 여기서 출력은 여러 개의 문이라고 생각을 하고 하나의 입력 값이 들어오게 되면 어떤 문으로 보내 줄 것인가를 결정하는 것이 제어입력이라고 생각하면 된다. 디멀티플렉서와 멀티플렉서의 상호 관계를 그림으로 나타내면 다음과 같다.즉, 멀티플렉서에서 하나의 출력 값을 보내면 디멀티플렉서는 하나의 입력 값을 여러 개의 채널 중에서 하나의 채널로 보내주는 것이다. 나의 생각이지만 이런 방식이 아마도 TV에 특정 채널에 방송을 보내는 방식이 지금 방식과 비슷한 방식이 아닐까 하는 생각이 들었다.패리티 회로패리티 회로는 디지털 신호가 사용되면서 예상치 못한 에러를 발생할 경우 그것을 검출 해내는 것인데 디지털 신호에서 에러를 발생하는 경우는 극히 드물다. 그러나 만약의 상황에 대비하여 패리티 회로를 사용하는 것이다. 일반적으로 보통의 시스템에서는 하나의 데이터 단위 당 비트 에러를 검출하는 방법을 사용하는데, 그 방법이 한개의 패리티 비트를 사용하는 것이다. 즉, 데이터안의 1의 개수에 따라 패리티를 부여하는 것이다. 이런 패리티 비트는 짝수와 홀수 두가지가 있는데 그것을 나타낸 그림은 다음과 같다. 다음에서 보는 것과 같이 1의 개수에패리티 비트가 0이 되거나 1이 되는 것이다. 짝수 패리티는 1의 개수가 홀수 일 때 1을 나타내고 홀수 패리는 1의 개수가 짝수 일 때 1을 나타내는 것이다. 다음으로는 지금 전체 코드는 오른쪽 그림과 같이 변화하게 된다.주어진 코드에서 패리티를 생성하고 검사하는 데는 다음과 같은 간단한 원리가 있다. 주어진 데이터에서 모든 1의 개수가 홀수 있지 짝수 인지 검출하여 패리티를 생성하여 검출하면 된다. 따라서 주어진 코드가 짝수 패리티 인지 홀수 패리티 인지 알아보려면 코드안의 모든 비트 수를 더하면 된다. 따라서 합의 원리에 따라 XOR 게이트를 사용하게 되고 이것으로 에러를 검출해 낼 수 있다.기본게이트 응용회로기본게이트를 이용하여 출력 값을 제어시키는 회로를 만들 수 있는데 아래의 그림처럼 그림 (a)의 경우는 제어입력 값이 1이면 신호입력과 같은 출력이 발생하고 입력 값이 0이면 신호입력에 관계없이 항상 0의 출력 값이 나오게 된다. 그림 (b)의 경우는 제어 입력에 1이면 신호입력과 반대의 출력 값이 나오게 되고, 0을 입력하게 되면 입력 신호와 관계 없이 항상 1을 출력하게 된다. 이와 같이 제어입력이 1일 때, AND 게이트는 입력위상 불변 통과스위치라고 하고, NAND 게이트는 입력위상 반전 통과 스위치라고 할 수 있다.이렇게 기본 게이트 스위치를 활용하면 금지회로를 만들 수 있다. 예를 들자면 다음의 그림처럼 금지 입력이 1이 되어 있는 동안에는 절대로 출력이 1이 되지 않도록 하는 회로를 금지회로 라고 한다.다음으로는 자기 유지회로 이다. 왼쪽의 그림처럼 A의 입력 값이 0이 주어지면 항상 출력 값은 0을이 나오는 초기 상태에서 A의 값을 1로 변환해주면 출력 값은 1로 변하게 된다. 그러나 A를 다시 0으로 바꿔 준다고 해도 출력 값은 변함없이 계속 1의 출력 값을 가지게 된다. 오른쪽 그림은 왼쪽의 그림과 반대의 동작이 된다.위의 그림에서 A의 입력 값을 1로 하여 출력 값이 1을 가지게 되는데 다시 0으로 바꾸어도 출력이 1이 되지 않는데 이것을 해지하려면 별도의 회로가 필요하게 된다. 다음의 회로처럼 구성하게 되면 모든 초기 값이 0일 때 ON의 입력이 1이 되면 OR게이트는 출력이 1이된다. 그리고 OFF

공학/기술| 2013.06.09| 10페이지| 1,000원| 조회(172)

디코더, 가산기, 조합논리회로, 비교기, 감산기, 엔코더, 조합논리회로 실험 이론정..

미리보기

닫기
디지털 공학 및 실험 예비 레포트(4주차)

1. 실험 제목 : 기본논리회로(2)2. 실험 목표 : NAND Gate와 NOR Gate, XOR Gate, XNOR Gate를 사용하여 논리회로의 구성에 대하여 안다.3. 실험기기 및 부품- Logic Lab Unit(ED 1006)- 회로시험기- IC 7400(Quad 2-input NAND)- IC 7402(Quad 2-input NOR)- IC 7404(Hex Inverter) → NOT Gate- IC 7408(Quad 2-input AND) → 2입력 AND Gate- IC 7432(Quad 2-input OR) → 2입력 OR Gate- IC 7486(Quad 2-input XOR)- IC 74LS266(Quad 2-input XNOR)4. 실험순서1)의 회로를 구성하고 진리표에 따른 입력신호 A,B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX001011101110**예상결과**NAND Gate는 AND Gate와 NOT Gate가 결합되어 있는 회로이다. 원래 AND Gate인 경우입력 값이 둘 다 1인경우면 출력 값이 1이 나오는데 여기에 NOT Gate의 특성인 입력 값과 반대의 값이 나오기 때문에 기본논리회로(1)의 AND Gate 값과 반대로 나올 것이라고 예상을 할 수있다. 그래서 예상되는 출력 값은 위 표에 빨간색으로 표시 하였다.2)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX001010100110**예상결과**이번 회로는 OR Gate에 NOT Gate가 결합이 되어있는 것이다. 원래 입력 값 둘 중에 하나라도 입력 값이 1인 경우 출력 값이 1이 나오게 되는데 NOT Gate가 결합되어 있기 때문에 원래 값의 반대의 값이 나오게 된다. 그래서 예상 되는 값은 위의 표에 적어 놓았다.3)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값입력출력ABX000011101110을 측정하여 기록하여라.**예상결과**XOR Gate는 전체 입력 중에서 논리 1의 개수가 홀수이면 출력은 1이 되고, 짝수이면 출력은 0이된다. 2개의 입력을 가지는 XOR 의 경우 논리 1의 입력이 홀수라는 것은 입력 값이 서로 다른것이고 짝수라는 것은 입력 값이 서로 같다고 볼 수 있다. 그래서 예상되는 결과는 위의 표와같다.4)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX000011101110**예상결과**처음 회로를 보았을 때 책에는 XOR이라고 되어있는데 회로구성은 NOT, AND, OR으로 이루어져있었다. 그런데 왜 XOR이라고 되어있을까? 하고 주어진 입력값을 넣어보니 앞에서 한 XOR 과 값이 똑같이 나왔다. 실제로 실험을 해보아야 알겠지만 XOR이라고 해서 회로가 하나만 있는 것이아니라 여러 회로를 연결하면 또 다른 회로가 나올 수 있다는 것을 알게 되었다. 그래서 예상되는 값은 위의 표와 같다.5)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX001010100111**예상결과**XOR Gate에 NOT Gate가 결합된 것으로 위의 XOR Gate와 반대의 의미라고 볼 수 있다. 즉,XOR 은 논리1의 개수가 홀수이면 출력이 1이되고, 짝수면 0이 되는데 XNOR은 반대로 논리1의 개수가 홀수면 0이되고, 짝수면 1이된다고 볼 수 있다. 그래서 입력 값이 둘 다 0인 것은1이 되고 논리1의 값이 한 개가 들어가면 0이 되고, 둘 다 1인 경우는 1이 된다고 예상을 한다.6)(a)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.7)(b)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 Y의 논리값을 측정하여 기록하여라.입력출력ABXY00*************1**예상결과**실험 6, 7번에서 (B)회로는 위 4번 실험에 사용되었던 회로에서 NOT Gate가 추가 된 것으로 예상되는 출력 값은 4번 실험의 출력 값과 반대의 값이 나올 거라고 예상이 된다. 그리고 (A)회로는처음 봐서는 어떤 결과 값이 나오는지 예상하는 것이 힘들지만 직접 입력값을 넣어서 계산하여보면 예상되는 결과는 1, 0, 0, 1으로 이 역시 XNOR Gate라는 것을 예상 할 수 있다.

공학/기술| 2013.06.09| 5페이지| 1,000원| 조회(219)

NAND Gate와 NOR Gate, XOR Gate, XNOR Gate를 ..

미리보기

닫기
디지털 공학 및 실험 예비 레포트(3주차)

1. 실험 제목 : 기본논리회로(1)2. 실험 목표 : NOT Gate와 AND Gate, OR Gate를 사용하여 논리회로의 구성에 대하여 안다.3. 실험기기 및 부품- Logic Lab Unit(ED 1006)- 회로시험기- IC 7404(Hex Inverter) → NOT Gate- IC 7408(Quad 2-input AND) → 2입력 AND Gate- IC 7411(Tri 3-input AND) → 3입력 AND Gate- IC 7432(Quad 2-input OR) → 2입력 OR Gate- 가변저항 10 [kΩ]4. 실험순서1) 의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX000110112입력 AND Gate**예상결과**입력출력ABX000010100111논리곱인 AND Gate는 두 개 이상의 입력과 한 개의 출력을 가지며, 논리적 곱에 의한 결과를 출력한다. 동작상태를 살펴보면, 논리 0의 입력이 하나 혹은 그 이상일 때 출력은 논리 0이 되고, 모든 입력이 논리 1일 때 출력은 논리 1이 된다. 왼쪽 그림처럼 AND Gate에 입력 값은 1번, 2번에 입력하게 되며 출력은 3으로 출력이 된다. 종합하면 입력 값이 모두 1이 되어야 출력 값이 1이 나오고 하나라도 0이 들어가면 출력 값이 0이 된다는 것이다. 첫 번째 실험의 입력 값과 출력 값을 보았을 때 예상되는 결과는 옆의 그림과 같은 결과가 예상이 된다.2) 의 회로를 구성하고 진리표에 따른 입력신호 A, B, C를 인가했을 때 출력 X의논리값을 측정하여 기록하여라.입력출력ABCX0*************0101110111 3입력 AND Gate**예상결과**입력출력ABCX*************1*************01111위의 1번 2입력 AND Gate와 같은 방식으로 이루어져 있기 때문에 예상되는 결과는 아래의 그림과 같은 출력의 값이 예상이 된다.입력출력ABX000110113) 의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가 했을 때 출력의 논리값을 측정하여 기록하여라. 2입력 OR Gate**예상 결과**입력출력ABX000011101111OR Gate는 논리의 합이며 두 개 이상의 입력과 한 개의 출력을 가지며, 논리적 합에 의한 결과를 출력한다. 이런 OR Gate의 동작상태를 보면 논리의 1의 입력이 하나 혹은 그 이상일 때 출력은 논리 1이 되고, 모든 입력이 논리 0일 때 출력은 논리가 0이 된다. OR Gate도 AND Gate 처럼 같은 방법으로 연결한다. OR Gate는 입력 값이 A, B둘 중에 하나라도 1의 값이 입력이 되면 출력이 1이 되고, 둘 다 1이 입력이 되어도 출력이 1이 된고 예상을 할 수 가 있다.4)의 회로를 구성하고 진리표에 따른 입력신호 A를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력 A출력 X01**예상결과**NOT Gate는 입력 값과 출력 값이 반대로 나오는 것을 말한다. 아래 그림처럼 회로를 연결하여입력 A출력 X0110주어진 값을 입력하여 예상되는 결과는 아래의 그림처럼 값을 예상할 수 있다.5)의 회로를 구성하고 가변저항 10[kΩ]을 조정하여 입력전압을 0[V]에서 5[V]로 변화시켰을 때 출력 X의 전압을 측정하여 표에 기록하여라.입력 A출력 X입력 A출력 X0.0 [V]15.0 [V]00.5 [V]14.5 [V]01.0 [V]14.0 [V]01.5 [V]13.5 [V]02.0 [V]13.0 [V]02.5 [V]02.5 [V]03.0 [V]02.0 [V]13.5 [V]01.5 [V]14.0 [V]01.0 [V]14.5 [V]00.5 [V]15.0 [V]00.0 [V]1**예상결과**이번 실험은 NOT Gate에 가변저항을 걸어서 전압 변화에 따른 출력 값의 변화를 측정하는 실험이다. 이번 실험에 사용되는 IC의 종류는 TTL이다. TTL의 높은 레벨과 낮은 레벨의 전압변화의차이에 의하여 예상되는 결과는 위의 표에 빨간색으로 표시된 값이다.6)의 회로를 구성하고 진리표에 따른 입력신호 A, B, C, D를 인가 했을 때 출력 X의논리 값을 측정하여 기록하여라.입력출력입력출력ABCDXYABCDXY*************00*************0*************1*************0*************1*************0111`10111110**예상결과**AND Gate와 OR Gate, NOT Gate가 조합된 회로이다. 이번 실험은 앞에서 실험한 것을 모아놓은것인데 앞의 실험처럼 입력 값을 넣고 각 회로의 특성에 맞게 결과 값을 하나하나 예상을 하여보면 위의 표에 적은 결과 값이 나온다. 맨 처음 AND Gate로 들어가서 나온 결과 값이 OR Gate로들어가서 마지막 NOT Gate로 들어가서 최종 결과 값이 나오게 된다.1. 실험 제목 : 기본논리회로(2)2. 실험 목표 : NAND Gate와 NOR Gate, XOR Gate, XNOR Gate를 사용하여 논리회로의 구성에 대하여 안다.3. 실험기기 및 부품- Logic Lab Unit(ED 1006)- 회로시험기- IC 7400(Quad 2-input NAND)- IC 7402(Quad 2-input NOR)- IC 7404(Hex Inverter) → NOT Gate- IC 7408(Quad 2-input AND) → 2입력 AND Gate- IC 7432(Quad 2-input OR) → 2입력 OR Gate- IC 7486(Quad 2-input XOR)- IC 74LS266(Quad 2-input XNOR)4. 실험순서1)의 회로를 구성하고 진리표에 따른 입력신호 A,B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX001011101110**예상결과**NAND Gate는 AND Gate와 NOT Gate가 결합되어 있는 회로이다. 원래 AND Gate인 경우입력 값이 둘 다 1인경우면 출력 값이 1이 나오는데 여기에 NOT Gate의 특성인 입력 값과 반대의 값이 나오기 때문에 기본논리회로(1)의 AND Gate 값과 반대로 나올 것이라고 예상을 할 수있다. 그래서 예상되는 출력 값은 위 표에 빨간색으로 표시 하였다.2)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX001010100110**예상결과**이번 회로는 OR Gate에 NOT Gate가 결합이 되어있는 것이다. 원래 입력 값 둘 중에 하나라도 입력 값이 1인 경우 출력 값이 1이 나오게 되는데 NOT Gate가 결합되어 있기 때문에 원래 값의 반대의 값이 나오게 된다. 그래서 예상 되는 값은 위의 표에 적어 놓았다.3)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값입력출력ABX000011101110을 측정하여 기록하여라.**예상결과**XOR Gate는 전체 입력 중에서 논리 1의 개수가 홀수이면 출력은 1이 되고, 짝수이면 출력은 0이된다. 2개의 입력을 가지는 XOR 의 경우 논리 1의 입력이 홀수라는 것은 입력 값이 서로 다른것이고 짝수라는 것은 입력 값이 서로 같다고 볼 수 있다. 그래서 예상되는 결과는 위의 표와같다.4)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX000011101110**예상결과**처음 회로를 보았을 때 책에는 XOR이라고 되어있는데 회로구성은 NOT, AND, OR으로 이루어져있었다. 그런데 왜 XOR이라고 되어있을까? 하고 주어진 입력값을 넣어보니 앞에서 한 XOR 과 값이 똑같이 나왔다. 실제로 실험을 해보아야 알겠지만 XOR이라고 해서 회로가 하나만 있는 것이아니라 여러 회로를 연결하면 또 다른 회로가 나올 수 있다는 것을 알게 되었다. 그래서 예상되는 값은 위의 표와 같다.5)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX001010100111**예상결과**XOR Gate에 NOT Gate가 결합된 것으로 위의 XOR Gate와 반대의 의미라고 볼 수 있다. 즉,XOR 은 논리1의 개수가 홀수이면 출력이 1이되고, 짝수면 0이 되는데 XNOR은 반대로 논리1의 개수가 홀수면 0이되고, 짝수면 1이된다고 볼 수 있다. 그래서 입력 값이 둘 다 0인 것은1이 되고 논리1의 값이 한 개가 들어가면 0이 되고, 둘 다 1인 경우는 1이 된다고 예상을 한다.6)(a)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.7)(b)의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 Y의 논리값을 측정하여 기록하여라.입력출력ABXY00*************1**예상결과**실험 6, 7번에서 (B)회로는 위 4번 실험에 사용되었던 회로에서 NOT Gate가 추가 된 것으로 예상되는 출력 값은 4번 실험의 출력 값과 반대의 값이 나올 거라고 예상이 된다. 그리고 (A)회로는처음 봐서는 어떤 결과 값이 나오는지 예상하는 것이 힘들지만 직접 입력값을 넣어서 계산하여보면 예상되는 결과는 1, 0, 0, 1으로 이 역시 XNOR Gate라는 것을 예상 할 수 있다.

공학/기술| 2013.06.09| 9페이지| 1,000원| 조회(130)

논리회로, NOT Gate와 AND Gate 논리회로 구성, OR Gate를..

미리보기

닫기
디지털 공학 및 실습 이론정리(5주차)

디지털 공학 및 실습 이론정리이번 시간은 3장 논리대수의 첫 번째 시간 부울대수에 대하여 공부하였다. 논리대수라는 것은 처음엔 수학분야에 한정되어서 사용이 되었지만 C.Shannon이 스위치 해석에 응용하면서 전자공학분야에도 사용하게 되었다.3-1. 부울대수부울대수 : 기본 논리 연산(AND, OR, NOT)으로 정의되는 하나의 수학적 학설을 의미.쉽게 말하면 우리가 수학 시간에 배웠던 여러 법칙들을 논리연산에 사용하는 것을 말한다. 이런 부울대수의 최대의 강점은 복잡한 논리함수를 간소화하는데 유용하다는 것이다.3-1-1. 부울대수의 연산자[1] 논리합논리합이라는 것은 수학적으로 말하면 ‘+’에 해당하는 것이라고 볼 수 있는데 이것을 논리함수에 적용 시키면 OR Gate에 해당하는데 논리식으로 말하면 X = A + B가 되게 된다. 이것은 2입력인 경우 인데 3입력인 경우에도 똑같다고 생각하면 된다. X = A + B + C가 된다. 이런 논리합의 기본규칙은 옆의 그림처럼 되게된다.우리가 흔히 수학적인 연산의 더하기로 생각하면서 2진수의 연산을 생각하여 계산하면 쉽게 이해가 가능하다.[2] 논리곱논리곱은 논리합처럼 수학적으로 ‘x’을 의미하는데 이것을 논리함수에 적용하게 되면 AND Gate에 해당 된다. 이것은 논리식으로 표현하면 X = A * B가 된다. 3입력 AND Gate도 마찬가지로X = A * B * C가 된다. 이런 논리곱의 기본 규칙은 다음과 같다.[3] 논리부정논리부정은 앞에서 배웠듯이 NOT Gate를 의미하는데 입력 값과 반대의 값 출력이 된다. 이것을 논리식으로 나타내면 X = A’(작은 따옴표는 A를 의미한다.) 논리부정의 기본 규칙은 다음과 같다.3-1-2. 부울대수의 기본법칙이제 본격적으로 부울대수에 대하여 공부하게 된다. 부울대수의 기본 법칙에는 교환법칙, 결합법칙, 분배법칙이 있다.[1] 교환법칙교환법칙은 2입력 Gate(OR, AND, NAND, NOR, XOR, XNOR)의 입력 값을 서로 바꾸어서 입력을 하여도 같은 출력을 얻을 수 있다.X = A * B = B * AX = A + B = B + A[2] 결합법칙결합법칙은 순서라고 말할 수 있다. 2입력 Gate(OR, AND, XOR, XNOR)의 결합 순서를 바꿔서 3입력 Gate로 만들어도 출력 값을 동일하다고 볼 수 있다. 다음 식을 보면 이해하기 쉽다.(A * B) * C = A * (B * C)(A + B) + C = A + (B + C)[3] 분배법칙분배법칙은 말 그대로 분배를 해준다는 것이다. 분배법칙에는 곱의 분배법칙과 합의 분배법칙 두가지로 나눠진다. 이런 분배법칙은 AND, OR Gate에만 적용이 된다.첫 번째로 곱의 분배법칙은A * (B + C) = A * B + A * C두 번째로 합의 분배법칙은 수학적으로 보면 분배가 안되는 것인데 부울대수에서는 분배가 된다는 것을 알게 되었다.A + (B * C) = (A + B) * (A + C)3-1-3. 부울대수의 기본정리부울대수의 마지막 수업으로 부울대수의 기본정리에 대하여서 공부한다.기본정리를 그냥 보고 외우게 되면 나중에 가서 응용을 해야될 때 많은 어려움이 있다. 그래서 기본정리에 0과1을 직접 넣어서 결국 이렇게 되서 이렇게 되는거다 라고 이해를 해야 많은 도움이 된다.

공학/기술| 2013.06.09| 3페이지| 1,000원| 조회(193)

부울대수, 논리대수, 부울대수 이론 정리

미리보기

닫기