*태* 스토어

*태*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

16개
전체 판매량

41개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 16개

디지털 시스템의 잡음처리 방법

? 제목실험8 디지털 시스템의 잡음처리 방법? 목적1. 이미 서론에서도 언급한 것처럼 디지털 통신 시스템의 장점 중의 하나는 정보를 수반하는 디지털 신호가 주위잡음의 영향을 쉽게 받지 않는다는 것이다. 이 실험에서는 여러 형태의 잡음들로 인하여 변질된 송신신호가 교정이 가능한 범위 내에서 어떻게 수신기에서 정보 신호를 완벽하게 재생할 수 있는가에 대하여 공부하기로 한다.2. Parity Bit의 기능에 대하여 공부한다. 이 Parity Bit은 Bit Stream으로 수신되는 신호 중에 내포되어 있는 Error 신호(‘0’이 잡음에 의하여 ‘1’로 변경되었다 던지 아니면 ‘1’이 ‘0’으로 바뀌어진 상태)를 발견하는데 사용된다.3. Spare Bit의 기능에 대하여 공부한다. Spare Bit이 많을수록 Error의 발견과 교정이 편리함을 알 수 있게 된다.? 이론1. 채널 코딩(1) 서론채널 코딩은 주로 전송 정보의 신뢰성을 향상시키기 위해 통신링크에 적용된다. 전송 데이터 열에 부가 비트를 추가함으로써(이 과정은 보내는 데이터의 양을 증가시킨다) 수신기에서는 에러를 검출하고 정정할 수 있다.① 에러 검출 : 가장 기본적인 형태로 수신된 정보에 에러가 있는지를 인식하는 것을 포함하고 필요하면 반복 전송을 요구한다. - ARQ(Automatic Repeat Request Systems)② 에러 검출과 정정 : 복잡도가 증가하지만 에러 검출이 가능할 뿐만 아니라 재전송 과정 없이 에러 정정이 가능하다. 이것은 전송하는 소스 쪽으로 되돌려 보내는 피드백 경로가 없는 경우에 특히 유용하며, 이러한 과정을 FEC(Forward Error Correction)이라 부른다.- 그림 1 ARQ, FEC 비교 -(2) ARQ 동작 형태① Stop and Wait ARQ : 이것은 가장 간단한 ARQ 방법이며, 송신기는 각 전송 메시지에 대해서 수신기로부터 올바른 수신을 했다는 메시지(ACK)를 받을 때까지 기다린다. 만약 수신 메시지에 에러가 있으면, 부정적인 메시지(NAK에 에러가 있다는 것을 나타내며, 송신기는 이 에러가 발생한 메시지 열로 돌아가서 에러가 발생한 메시지부터 다시 모든 메시지를 재전송한다. 분명히 이 방식은 ACK를 사용하지 않기 때문에 Stop and Wait 프로토콜보다 신호체계 부하가 적다.③ Selective ARQ : 약간 복잡한 프로토콜을 사용하고, 송수신기에 버퍼를 둠으로써, 수신기는 에러가 있는 특정한 메시지 또는 패킷을 송신기에 알려줄 수 있다. 그러면 송신기는 에러가 발생한 메시지나 패킷만을 전송하고 수신기는 버퍼의 정확한 위치에 재전송된 메시지나 패킷을 다시 넣을 수 있다. 이 형태는 가장 복잡하지만, 가장 효율적인 ARQ 프로토콜이고 가장 널리 사용된다. 이 방식을 사용하여 주어진 채널 특성에 대하여 최적화된 여러 개의 변형된 프로토콜이 있다.(3) 패러티ARQ 시스템의 기본 요구조건은 수신 장비가 수신된 데이터에 에러가 있는지를 검출하는 것이다. 에러 검출을 하는데 있어서 가장 간단하면서도 가장 자주 사용되는 기법 중의 하나가 패러티 검사(parity check) 비트를 사용하는 것이다. 컴퓨터 링크를 위해 모뎀을 설치하려면 stop bit에 따른 홀수 또는 짝수 패러티를 설정해야 할 것이다.패러티 검사 비트는 보통 데이터 워드의 끝에 추가하는 한 개의 비트(1 또는 0)이며, 짝수 패러티와 홀수 패러티의 경우 각각 새로운 데이터 워드의 1의 개수가 각각 짝수와 홀수가 된다.DataParity Bit10110100Even parity10100101Even parity10110101Odd parity- 그림 2 Parity error checking -따라서 그림 2에서 첫 번째 제시한 데이터 워드의 경우, 이미 1의 개수가 짝수이기 때문에 짝수 패러티로 만들기 위해서는 패러티 비트로 맨 끝에 0을 첨가해야 한다. 두 번째 워드에 대해서는 1의 개수가 홀수이므로 총 1의 개수를 짝수로 만들어 주기 위해 1을 첨가한다.수신시 패러티 비트가 첨가된 각 데이터 워드마다 1의 개수가 몇 개인지를이다.한 개의 비트 패러티 검사는 노이즈가 작고 에러율이 매우 낮은 채널에 매우 적합하다. 에러 확률이 높은 링크에 대해서는 다음에 소개할 블록 또는 컨벌루션 코딩 같은 더 정교한 에러 검사 방법이 사용되어야 한다.(4) FEC 코딩의 종류FEC(Forward Error Correction) 코딩 방식에는 두 가지 주된 형태가 있다.① 블록 코딩 : 전송시 입력 데이터를 그룹(불록) 단위로 나누어 여분의 비트를 첨가한 후 새로운 코드 블록을 만들어 전송한다. 수신기에서는 상보적인 블록 디코더를 사용한다.② 컨벌루션 코딩 : 입력으로 들어오는 연속적인 비트열을 실시간으로 인코딩시켜 연속적인 비트열로 출력한다. 수신기에서는 상보적인 컨벌루션 디코더를 사용한다.- 그림 3 Block coding과 Convolutional coding -2. 블록 코딩(1) 블록 코딩의 기본블록 코딩은 입력되는 k개 비트의 입력 블록에 대하여 n개 비트열의 출력 블록을 내보내며, 이것을 (k,n) 코드라 한다. 블록 길이의 증가는 k/n 만큼 데이터 정보 전송률을 감소시키며, k/n을 코딩률(code rate)이라 정의한다.코딩률 R=k/nk개의 입력 비트에 추가되는 데이터 비트들은 블록 패턴의 구분을 쉽게 하기 위해 세심하게 선택된다. (1-k/n)은 블록 코드의 여유도(redundancy)라 부른다.(2) 블록 코딩 유추유추(analogy)적으로 입력 데이터 블록을 크기가 다른 구로 표현한다고 하자. 인코딩된 후에는 서로 다른 크기의 구들에 서로 다른 색깔이 칠해진다. 이제 디코더가 크기와 색깔을 구분하도록 최적화되어 있다. 만약 수신단에서 특정한 크기를 갖는 색깔이 다른 구를 검출한다면 이는 에러를 검출한 것이다. 수신단에서는 미리 저장된 유효한 구의 크기와 색깔에 대한 정보로부터 에러를 정정할 수 있다.만약 채널 상에서 에러들이 많이 발생하여 구의 크기와 색깔이 다른 크기와 색깔을 가진 유효한 구로 변형된다면 에러의 검출 및 정정은 불가능하게 된다.(3) 코딩 효율코딩 효율( 과부하를 초래한다. 반면에 구의 모양을 바꾸는 것 같은 에러 검출 또는 정정 능력을 제공하면서도 색깔을 추가하는 것에 비해서 추가 비트가 적다. 따라서 이것은 더 효율적인 코딩 개념으로 분류된다.어떤 코드 형태는 에러를 정정하는 것보다 검출하는 것이 더 유리하고, 이러한 형태들은 에러의 발생여부를 알아야 하는 ARQ 개념에 적합하므로 이의 올바른 동작은 재전송을 요구하는 것이다. 한편 재전송할 필요 없이 에러를 정정하는 데 가장 적합한 코드들도 있으며, 이러한 형태의 코드가 사용된 응용 예로 호출 장치나 미사일 컨트롤 시스템을 들 수 있다.(4) 해밍 코드 - 블록 코딩의 예해밍 코드는 R. W. Hamming에 의해 고안되었으며 가장 잘 알려진 블록 코드형태 중의 하나이다.Hamming R=4/7 codeBlock numberInput block dataOutput block data012345*************4*************0*************1101*************01*************1111111000+0000110+1000011+0100101+1100111+0010001+1010100+0110010+1110101+0001011+1001110+0101000+1101010+0011100+1011001+0111111+1111- 표 1 코드율 R=4/7의 해밍 코드 -코드율 R=4/7의 해밍 코드에 대한 내용이 표 1에 정리되어 있다. 16개로 표현이 가능한 4비트 입력 블록을 7비트의 출력블록으로 코드화한다. 이러한 16개의 출력 블록 세트는 7비트로 조합 가능한 총 128(=)개의 패턴 중 가장 차별화되는 것들을 선택하였다. 이 경우에 출력 블록들 사이에는 적어도 3비트 차이가 나는 것을 볼 수 있다. 그러므로 만약 하나 또는 두 개의 에러가 블록 전송에서 발생한다면, 디코더는 이것이 유효한 블록이 아니라는 것을 판단하고 에러 발생을 알려준다. 단지 한 비트만 에러가 발생했을 경우에는 수신기가 가장 가까운 유효한 블록과 비트의 수는 코드의 중요한 특성이고 이것을 해밍 거리라 한다. 해밍 거리(Hamming distance)가 크면 클수록 코드 워드 또는 블록의 유사성은 더 멀어지고 에러를 검출하거나 정정할 수 있는 기회는 더 커진다.해밍 거리가 p인 블록 코드는 p-1개의 에러를 검출할 수 있고 (p-1)/2개의 에러를 정정할 수 있다.표 2에 나타난 코드 워드들은 각 코드 원드간의 해밍거리가 3인 (4,7) 코드들의 일부분이다. 만약 이 모든 코드워드 집합에서 최소 거리가 3이라면 이 코드는 최소 해밍 거리()가 3인 코드로 분류되며, 두 개의 에러 검출이 가능하고 한 개의 에러를 정정 할 수 있다.4*************11011100001111+0010001+1010100+0110010+1110101+0001- 표 2 해밍거리가 3인 (4,7) 코드의 일부 -(6) (4,7) 해밍 코드의 BER 성능그림 4는 (4,7) 해밍 코딩이 안된 경우와 해밍 코딩이 가해진 BPSK에 대한 BER 곡선을 보여준다. 전송 비트당 에너지가 정보 비트당 에너지에 비하여 코딩률 R만큼 작은 것에 비추어, BER 곡선은 코딩 전 정보 비트당 동일한 에너지로 정규화되어 있다. 이러한 코드로 인한 성능을 수학적으로 계산하는 것은 매우 복잡하므로 흔히 근사적인 결과를 유도하거나 오랜 시간 동안의 시뮬레이션을 통하여 유도할 수 있다.BER 관점에서 코딩을 하지 않은 시스템에 비하여 코딩을 한 시스템의향상을 코딩 이득이라 한다.(코딩 전) =(코딩 후)/R- 그림 4 BPSK에 대한 BER 곡선 -(7) 높은 차수의 해밍 코드전체 해밍 코드 계열(family) 중에서 몇 가지가 표 3에 나타나 있다. 길이가 증가해도 코드들은 주어진 BER에서 비슷한 정정 성능을 나타내지만 코딩 부하를 줄일 수 있다. 그 외에 코드 길이가 증가할수록 코딩 이득은 점근적(asymptotic)으로 증가한다.예를 들어 (4,7) 해밍 코드는 대략 0.5dB 정도의 점근적 코딩 이득을 가지는 반면, (120,127) 해47

공학/기술| 2008.03.09| 6페이지| 1,500원| 조회(736)

패리티, 채널, 코딩, 수신기, 전송

미리보기

닫기
BI-PHASE CODE

? 제목실험12 Clock 신호의 재생 #2 (BI-PHASE CODE)? 목적양 위상(Bi-phase) Code의 형태를 관찰하고 이 Code가 갖는 특성에 대하여 공부하기로 한다. 특별히 여러 가지의 특성 중 이 Code가 갖는 일정한 DC Level(이 DC Level은 양극성 시스템에서는 0이 될 수도 있다.)의 역할과 또 이 Code를 이용하여 Bit Clock Information을 자주 수신측으로 보내어 줄 수 있는 기능에 대하여 공부하기로 한다. Bi-phase Code 이외에도 Clock과 Data의 재생에 관련된 다른 회로 방식(예를 들면 Integrate and dump 회로 등)에 대해서도 공부하기로 한다.? 이론- 2단계(Biphase) -NRZ 코드의 한계를 극복하는 데에는 2단계(biphase)라고 분류되는 다른 코딩기법이 있는데, 이중 두 가지, 즉 맨체스터와 차동 맨체스터가 널리 공통적으로 쓰이고 있다.맨체스터(manchester) 코드는 각 비트 주기의 중간에서 전이가 있다. 중간-비트 전이는 클럭기구로서 기여하고, 데이터로서 역시 기여한다. 즉, 저→고 전이는 1을 나타내고 고→저 전이는 0을 나타낸다. 차동 맨체스터(differential manchester)에서 중간-비트 전이는 클럭킹을 제공하기 위해서만 사용된다. 0의 인코딩은 비트 주기의 시작점에서 전이가 존재하는 것으로 표시하고 1은 비트 주기의 시작점에 전이가 없음을 표시한다. 차동 맨체스터는 차동 인코딩을 채용하는 부가적인 이점을 갖는다.모든 2단계 기법은 비트시간당 적어도 하나의 전이가 있어야 하고 두 개의 전이를 가질 수 있다. 그러므로 최대변조율은 NRZ의 두 배이다. 이것은 필요한 대역폭이 상응되게 더 크다는 것을 의미한다. 이것을 보상하기 위해 2단계 기법은 여러 이점을 갖는다.? 동기화: 각 비트시간 간격 동안의 전압전이를 예측할 수 있으므로, 수신측은 그 전이에 대해 동기화(synchronization)를 할 수 있다. 이러한 이유에서 2단계 코드는 자기클럭킹 코드(self-clocking code)로 알려져 있다.? 직류 성분의 비존재: 2단계 코드는 직류성분(dc component)을 포함하지 않는다.? 에러검출: 전이가 기대되는 위치에서 전이가 발생하지 않은 경우는 에러가 검출된 것이다. 잡음으로 인해 전이위치의 앞뒤에서 모두 신호가 역으로 된 경우는 에러검출이 되지 않는다.2단계 코드는 데이터전송에서 인기 있는 기법이다. 일반적인 맨체스터 코드는 베이스밴드 동축케이블과 트위스트 페어 CSMA/CD 버스 LAN에 대한 IEEE 802.3 표준에 의해 규정되어 있다. 차동 맨체스터 기법은 차폐 트위스트 페어를 사용하는 Token ring LAN에 대한 IEEE 802.5 표준에 규정되어 있다.

공학/기술| 2008.03.09| 3페이지| 1,000원| 조회(1,994)

차동, 비트, 인코딩, 맨체스터, Manchester

미리보기

닫기
위상 편이 송신 방식(Phase Shift Keying-PSK)

? 제목실험14 위상 편이 송신 방식(Phase Shift Keying-PSK)? 목적1. ±90° 이내에서 위상을 바꾸어서 송수신을 할 수 있는 PSK 방법과 이에 따른 Data 재복구 방법에 대하여 공부한다.? 이론1. PSK의 원리PSK의 경우 정보는 변조된 캐리어의 순간 위상에 포함되어 있다. 보통 이 위상은 알고 있는 위상의 고정된 캐리어에 대하여 측정된다. 이진 PSK에서는 0°와 180°의 위상 상태가 사용된다.또한 전송할 데이터를 연속적인 심벌들 사이의 위상 변화(위상 차이)로 인코딩할 수 있다. 이 방법은 차등 동기 PSK라 한다. PSK는 비동기 검파가 존재하지 않는다.- 그림 1 Coherent phase shift keying -- 그림 2 Differential phase shift keying -2. PSK의 스펙트럼 점유율이진 PSK 신호의 대역폭은 펄스 성형 정도가 같다면 이진 ASK의 대역폭과 같다. 사실 BPSK는 캐리어 진폭이 +A와 -A인 ASK로 간주할 수 있다(이진 ASK의 경우 진폭이 0 또는 +A임).만약 FSK에서처럼 위상 변화가 심벌 경계에서 급격히 일어난다면, 점유 대역폭은 위상 상태의 완만한 천이 경우보다 커질 것이다. 그러므로 변조파형의 성형과정이 필요하다.- 그림 3 BPSK spectrum -3. PSK의 생성필터링을 거치지 않은 이진 PSK를 생성하는 가장 간단한 방법은 데이터 신호를 이용하여 캐리어 신호의 부호를 바꾸는 것이며(그림 4 참조), 이것은 위상의 0° 또는 180° 이동에 해당한다. ASK의 경우처럼 이러한 생성 방법은 대역통과 고주파 및 높은 Q 필터를 구현하기 어렵기 때문에 나이퀴스트 필터링된 파형을 얻기에는 부적합하다.- 그림 4 BPSK의 생성 -만약 필터링이 요구된다면, 선형 곱셈기를 사용해야 하고, 변조 처리 전에 기저대역 데이터 열을 성형할 수 있도록 한다(그림 5 참조). 왜냐하면 변조 처리가 선형이므로 기저대역 필터 성형이 대역통과 변조 신호에 직접 가해지기 때문이다.- 그림 5 BPSK의 생성(필터링 사용) -4. PSK 파형에 필터링의 효과필터링을 하지 않은 PSK 신호는 포락선이 일정한 반면에, 변조 대역폭을 제한하기 위해 필터링을 도입하면 PSK 신호에 포락선 변화가 발생한다. 도입된 포락선 변조의 정도는 펄스 성형 심각성의 함수이다.그림 6은 제곱근 상승 코사인 필터에서 여러 가지 roll-off 값에 따른 PSK 파형을 나타낸다. 예상하듯이가 작아질수록 필터는 더욱 예리해지고, PSK 신호의 피크값은 커진다(제곱근 상승 코사인 필터가 사용되며, 전송시 피크 전력률이 엔지니어에게 가장 중요한 요인이다).- 그림 6 roll-off 값에 따른 PSK 파형 -5. PSK의 검파PSK에는 비동기 검파 방법이 없고, 다양한 형태의 동기 검파 방법이 있다. 이상적인 검파기는 수신단에서 변조 전 캐리어의 정확한 위상 정보를 원한다.ASK의 경우처럼, 국부 발진기에서 생성된 기준 캐리어의 위상 에러는 검파기 출력 신호의 전압을만큼 감소시킨다. 이것은 다시만큼 검파기의성능을 저하시킨다. 따라서 최적의 검파를 위해 위상에러를 영으로 해야 하며, 캐리어 복원 문제에 대해 전반적으로 다시 살펴 볼 필요가 있다. 만약 위상에러가 90°라면 출력은 영이 된다.- 그림 7 PSK의 검파 -6. 동기 PSK의 캐리어 복원국부 캐리어의 위상 차이를 거의 0°로 가져가기 위해서는 전송 데이터 신호와 함께 캐리어 위상 기준을 함께 보내든지, 입력 신호로부터 기준 신호를 추출해야 한다. 별도의 기준 신호 전송에 대한 개념은 이동통신 시스템에서 국부 발진 에러를 검파 및 수정하고 도플러 편이를 교정하기 위한 수단으로 사용된다.- 그림 8 동기 PSK의 캐리어 복원 -BPSK의 경우 들어온 데이터에서 기준 캐리어를 구하는 방법은 이진 PSK 신호를 제곱시킨다. 그래서 0°와 180°이던 위상 상태는 모듈로에 의해 같은 위상이 되어 변조하지 않은 상태가 된다. 제곱을 하여 2배가 된 주파수 성분만 대역통과 필터를 사용하여 얻어내고, 채널 노이즈를 제거한다. 그 다음 주파수는 동기 검파 캐리어를 만들기 위해 반으로 만든다.N개의 서로 다른 위상 심벌 상태를 사용하는 데이터 시스템의 경우(이진 PSK의 경우 N=2)에 위상변조를 모듈로로 만들기 위해 N차 비선형이 사용되어야만 한다. 캐리어 복원을 위한 나머지 과정은 정확한 캐리어 주파수를 생성하기 위해 필요한 주파수 N분(divide by N) 회로를 제외하고는 동일하다.실제의 필터링된 PSK의 경우, 제곱된 신호는 두 배의 캐리어 주파수 주위에 좌우 대칭의 포락선 변조 성분이 나타난다. 다행히도 PLL에 기반한 필터는 포락선 변조에 둔감하고, 이것은 캐리어 복원 회로의 성능에 별 영향을 주지 않는다.그러나 채널 노이즈의 영향을 줄이기 위해 두 배의 캐리어에 적용된 필터링은 복원된 기준 캐리어에서 위상 지터의 양을 감소시키는 데 매우 중요하다. 디지털 셀룰러 무선 통신과 같은 응용에서 캐리어 복원 회로에 매우 좁은 필터를 채택하는 것은 불가능하다. 이것은 국부 발진 에러로 인한 두 배의 캐리어 주파수 위치의 불확실성과 사용자의 이동성에 따른 도플러 편이의 가변성에 기인한다. 이 경우 캐리어 복원 과정은 이상적인 동기 PSK 검파기의 성능을 저하시키는 잉여 위상 지터를 유발한다.- 그림 9 Output of squarer for filtered vs unfiltered PSK -7. 코스타스 루프제곱-기반 캐리어 복원 방식의 변형으로 자주 사용되는 것이 코스타스 루프(Costas loop)이다.코스타스 루프는 본질적으로 두 개의 PLL이 병렬로 동작하는 구조로 되어 있으며, 공용 VCO가 각 루프에 90° 위상차를 갖는 출력을 제공한다. PSK 변조에서 모듈로연산에 필요한 제곱 과정은 세 번째 믹서에 의하여 코스타스 루프에 내재한다.코스타스 루프는 두 가지 주된 장점이 있다. 첫 번째는 캐리어 주파수의 두 배 성분을 만들지 않으며, 이로 인해 주파수 분할 회로가 필요 없다. 두 번째는 두 개의 PLL 시스템 중 하나에서 자동적으로 데이터 복원이 가능하므로 별도의 데이터 복원 회로가 필요치 않다(코스타스 루프 내에서의 필터링이 동기기준의 양호한 노이즈 평균을 성취하기 위해서 매우 좁은 영역에서 행해진다면 데이터 복원을 위한 별도의 정합 필터를 사용해야 한다).- 그림 10 Costas loop -8. PSK 캐리어 복원에서의 위상의 모호성캐리어 복원에서 제곱-기반 형태는 이상적으로 보일지 모르지만, 불행히도 한 가지 심각한 단점이 있다. 두 배의 캐리어 주파수를 반으로 나누는 과정에서 기준 캐리어의 180° 위상 모호성이 야기된다.필터링된 데이터열 1,0,1,0,1,0,...이 제곱회로에 들어가는 경우를 고려하자. 출력은 캐리어항의 2배가 되고 입력 신호에서의 영점 교차율도 2배가 된다. 이 신호가 ‘이분 회로’에 들어가면 이분 회로의 분할 로직 신호는 두 배의 캐리어 파형의 영점 교차점에서 동기화되어 출력되기 때문에, 이 분할 로직 신호는 두 배의 캐리어 파형의 영점 교차점에서 동기화되어 출력되기 때문에, 이 분할 로직 신호로는 입력 캐리어 신호의 정확한 교차점에 대한 어떤 정보도 줄 수 없다. 이로 인해 위상에러가 0°인 캐리어를 복원하거나, 180°로 반전된 캐리어가 복원 될 수 있다. 동기 검파시 캐리어 기준이 반전되면 그 이후의 모든 데이터는 반전되어 출력된다.이 문제점은 수신기가 인지하고 있는 훈련 시퀀스(training sequence)를 보내 그로부터 데이터의 반전 여부를 알아내고 수정함으로써 해결할 수 있다. 그러나 만약 채널이 자주 중단되면(예를 들어, 페이딩이 심한 이동 환경) 훈련 시퀀스를 사용한 방법은 적절치 않으며, 캐리어 기준이 자주 틀리게 된다. 매번 캐리어 기준을 재확립해야 하고, 위상의 모호성이 다시 발생하면 훈련 시퀀스의 재전송이 요구된다. 이러한 위상의 모호성 문제는 코스타스 루프에서도 분할 회로가 내재하지 않을지라도 존재한다.- 그림 11 위상의 모호성 -9. 차등 데이터 인코딩캐리어 복원 과정에서 위상 모호성에 대처하기 위해 가장 많이 사용하는 방법은 송신과 수신 데이터열 각각에 대해 차등 인코딩과 디코딩을 적용하는 것이다. 이 과정은 차등 인코딩 PSK(DEPSK: Differentially Encoded PSK)라 불린다. 목적하는 바는 수신된 데이터의 반전 여부에 관계없이 동일한 출력을 내보내도록 하는 것이다.

공학/기술| 2008.03.09| 6페이지| 1,500원| 조회(697)

SK, 위상, 캐리어, 심벌, Keying

미리보기

닫기
SQUARING LOOP과 COSTAS LOOP를 이용한 PSK/DSBSC 복조방법

? 제목실험15 SQUARING LOOP과 COSTAS LOOP를 이용한 PSK/DSBSC 복조방법? 목적1. ±90°의 위상차이로 변조된 PSK 신호를 Squaring Loop이나 Costas Loop를 사용하여 복조하는 방법을 실험한다.? 이론여러 가지 디지털 변조 신호에 대한 동기 복조 과정에서는 위상 동기된 반송파의 복원을 필요로 한다. 사용된 변조 형태에 따라 적당한 주파수와 위상을 갖는 반송파는 여러 가지 모양으로 수신단에서 복원된다.먼저 반송파 억압 양측대파 진폭 변조된 신호에 대한 반송파 복원 방법에 대해 고려해 보자. 일반적으로 수신된 대역 통과 신호는s(t)+n(t)의 형태로 가정한다. 여기서S(t)=A(t)`cos(2 pi f _{c} t+ phi ) (1.1)이다.A(t)는 디지털 정보를 반송하는 신호의 진폭이고phi 는 반송파 위상이며n(t)는 추가잡음이다. 식(1.1)로 특정 지워지는 형태의 신호로는 양측대파 PAM과 2진 PSK를 들 수 있다. PAM은 진폭의 레벨이 0에 대해 대칭이므로 수신된 신호에는 어떤 반송파 성분도 존재하지 않는 것으로 가정한다. 잡음의 레벨은 발생되는 반송파 추정의 정확도에 대해 결정적인 인수로 작용한다.자승법칙 회로(저파정류)대역통과필터(2f _{c} 동조)s(t)cos(4 pi f _{c} t+2 phi )×e(t)루프필터VCO÷2v(t)sin(4 pi f _{c} t+2 hat{phi } )주파수 분배동기검파출력sin(2 pi f _{c} t+2 hat{phi } )- 그림 1 자승기를 이용한 반송파 복원 -수신된 신호에서 반송파를 발생시키는 한 방법은 신호를 제곱하는 것이다. 즉2f _{c}에 동조된 PLL(phase locked loop)을 사용할 수 있도록2f _{c}에서의 주파수 성분을 발생시키기 위하여 신호를 제곱한다. 이 방법은 그림 1에 도시되었다. 자승 회로의 출력은S ^{2} =A ^{2} (t)cos ^{2} (2 pi f _{c} t+ phi )#```````` == ` {1} ovvoltage controlled oscillator)로 구성된다. 루프에 대한 입력을cos(4 pi f _{c} t+2 phi )라 하고 VCO의 출력을sin(4 pi f _{c} t+2 hat{phi } )라 하면hat{phi }는phi 에 대한 추정치가 된다. 이 두 신호의 곱을 이용하여 다음과 같이 오차 신호를 발생시킨다.e(t)=cos(4 pi f _{s} t+2 phi )sin(4 pi f _{c} theta +2 hat{phi } )#```````````````= {1} over {2} `sin2( hat{phi } - phi )+ {1} over {2} `sin[8 pi f _{c} t+2( hat{phi } - phi )] (1.3)루프 여파기는 저주파 성분{1} over {2} `sin2( hat{phi } - phi )에만 응답하는 저역통과 여파기이다. 여기서hat{phi }가phi 에 접근할 때에{1} over {2} `sin2( hat{phi } - phi ) SIMEQ ( hat{phi } - phi ) (1.4)가 된다. 그러므로 루프 여파기에 대한 입력은 위상 오차hat{phi } - phi 에 근사적으로 비례한다. 루프 여파기는 대개 비교적 간단한 전달 함수H(s)= {1+ alpha s} over {1+ beta s} (1.5)로 선택된다. 여기서alpha 와beta 는 루프의 대역폭을 제어하는 설계 변수이다. 루프 여파기의 출력은 VCO에 대한 제어 전압v(t)가 된다. VCO는 대개sin[4 pi f _{c} t+K int _{- INF } ^{t} {v( tau )d tau ]} 형태의 출력을 갖는 정현파 신호 발생기이다. 여기서 K는 이득 상수이다. 정의에 의해서2 hat{phi } =K int _{- INF } ^{t} {v( tau )d tau } (1.6)이다. PLL의 입력에서 신호의 2배의 주파수 항을 무시하고 위상 성분만을 고려해 주면, 수신된 반송파 위상의 2배인2 phi 와 VCO의 출력 정현파의 위상인2 hi }- 그림 2 PLL에 대한 모델 -한편 루프의 위상이 고정되었을 때에 작은 각에 대한 식 (1.4)의 근사화를 사인 함수에 적용해 주면, 폐루프 시스템은 선형 시스템이 되고 PLL의 성능에 대한 해석을 간단하게 할 수 있다.××90° 위상천이저역통과 필터VCO저역통과 필터루프필터×cos(2 pi f _{c} t+0)sin(2 pi f _{c} t+ hat{phi } )e(t)s(t)- 그림 3 코스타스 루프의 구성 -반송파 억압 양측대파 신호에 대한 반송파의 위상을 발생시키는 두 번째 방법의 개괄적인 구성도를 그림 3에 도시하였다. 이 방법은 코스타스에 의해 개발되어 코스타스루프(Costas loop)라 부른다. 수신된 신호는 VCO의 출력인cos(2 pi f _{c} t+ hat{phi } )와sin(2 pi f _{c} t+ hat{phi } )에 의해 곱해진다. 즉s(t)cos(2 pi f _{c} t+ hat{phi } )= {1} over {2} A(t)cos( hat{phi } - phi )+2배의 주파수 항s(t)sin(2 pi f _{c} t+ hat{phi } )= {1} over {2} A(t)sin( hat{phi } - phi )+2배의 주파수 항으로 된다. 2배의 주파수 항은 곱셈기 다음에 있는 저역통과 여파기에 의해 제거된다. 그리고 오차 신호는 두 저역통과 여파기의 출력을 곱하여 발생된다.e(t)= {1} over {4} A ^{2} (t)`sin( hat{phi } - phi )cos( hat{phi } - phi )#```````````````= {1} over {8} A ^{2} (t)`sin2( hat{phi } - phi ) (1.7)식 (1.7)의 오차 신호는 루프 여파기에 의해 여파 되는데, 이때 루프 여파기의 출력은 VCO를 구동하는 제어 전압이 된다. 그림 3에서 알 수 있듯이, 코스타스 루프와 제곱 루프와의 차이점은 오차 신호를 발생하는 방법이 다르다는 점이다.×90° 위상천이결정시간동기표본화기int _{0} 같이 궤환된다. 수신된 신호는 VCO에서 발생된 직각 반송파(quadrature carrier)sin(2 pi f _{c} t+ hat{phi } )와cos(2 pi f _{c} t+ hat{phi } )에 의해 곱해진다.s(t)sin(2 pi f _{c} t+ hat{phi } )=A(t)`cos(2 pi f _{c} t+ hat{phi } )#```````````````````````````````````````````````````````````````= {1} over {2} A(t)cos( hat{phi } - phi )+2배`주파수`항위의 식을 이용하여A(t)에 포함된 정보를 복원할 수 있다. 복조기는 매 T초 동안 수신한 심볼에 대해 결정을 내린다. 즉 결정 오차가 없을 때는 잡음없이A(t)를 복원할 수 있다. 수신된 신호는 그림 4에서 아래쪽의 곱셈기와 곱해지고 복조기가 결정을 할 수 있도록 T초 동안 지연된다. 또한 위쪽의 곱셈기와 결정단의 출력인 복원된 신호는 아래쪽의 지연된 신호들과 곱해져, 다음과 같이 루프 여파기의 입력 오차 신호를 만들어 낸다.e(t)= {1} over {2} A ^{2} (t)sin( hat{phi } - phi )+2배`주파수`항루프 여파기는 저역통과 여파기이므로e(t)의 첫 번째 항에만 응답한다.결정 궤환 PLL(DFPLL)이 코스타스 루프와 다른 점은 복조를 위하여A(t)를 정류하는 방법이다. 코스타스 루프에서는A(t)를 정류하기 위해 사용되는 두 개의 직교 신호들은 잡음의 영향을 받는다. 그러나 DFPLL에서는A(t)를 정류하기 위해 사용된 하나의 신호만이 잡음에 영향을 받는다는 것을 알 수 있다. 한편 제곱 루프는hat{phi }를 추정하는데 있어서 잡음의 영향을 받는다는 점에서 코스타스 루프와 유사하다. 결과적으로 DFPLL은 수시로 생기는 결정 오차phi 를 추정하는데 있어 영향을 주지 않는 경우,10 ^{-2} 이하의 오차율을 가지며 복조기가 동작한다면 성능면에서 코스타스 루프나 제곱 루프에 비해 월등 (1.8)으로 표현된다. 여기서2 pi (m-1)/M은 신호 위상 성분을 포함하는 정보를 나타낸다. 반송파를 복원하기 위해서는 정보를 지니고 있는 성분을 제거하여 비변조된 반송파cos(2 pi f _{c} t+ hat{phi } )를 만들어야 한다. 이러한 수행과정을 그림 5에 나타내었다. 이것은 제곱 루프 방법을 일반화하여 이루어진다. M승의 신호를 발생시키는 장치를 통과하기 때문에 많은f _{c}의 고조파가 발생된다. 대역통과 여파기는 PLL을 구동하기 위해 고조파cos(2 pi Mf _{c} t+M hat{phi } )를 선택한다. 그러면 식 (1.8)의 괄호내의 세 번째 항은{2 pi } over {M} (m-1) BULLET M=2 pi (m-1) == 0````````(mod````2 pi )````````````````````m=1,`2,` CDOTS ,`M이 되므로 정보가 제거된다는 것을 알 수 있다. VCO의 출력은sin(2 pi Mf _{c} t+M hat{phi } )가 되고 이것의 각 (angle)을 주파수 분배기를 이용하여 M으로 나누어준다. 그러면 결과적으로sin(2 pi f _{c} t+ hat{phi } )의 신호를 얻을 수 있으며, 이 신호를 복조 과정에서 사용할 수 있는 반송파인cos(2 pi f _{c} t+ hat{phi } )로 만들어주기 위해서,pi /2만큼 위상 천이를 시켜준다. 위와 같은 과정을 거쳐서 복원 반송파를 얻을 수 있게 된다.M번째전력장치대역통과여파기(Mf _{c} 동조)×루프여파기VCO주파수 분배÷ M수신신호출력- 그림 5 M-ary PSK에 대해 M승기를 이용한 반송파 복원 -MPSK의 반송파 복원을 위한 다른 방법은 코스타스루프를 일반화하여 얻을 수 있다. 이 방법은 수신된 신호와 다음과 같은 형태의 반송파 즉,sin[2 pi f _{c} t+ hat{phi } + {pi } over {M} (k-1)]```````````k=1,`2,` CDOTS ,`M의 형태를 갖는 M개의 위상 천이 반송파를 곱하는다.

공학/기술| 2008.03.09| 7페이지| 1,500원| 조회(1,091)

변조, BSC, 복원, 반송, Loop

미리보기

닫기
QPSK (Quadrature Phase Shift Keying) 신호의 발생 실험

? 제목실험16 QPSK (Quadrature Phase Shift Keying) 신호의 발생 실험? 이론위상 편이 키잉이란 2원 디지털 입력신호의 정보 내용에 따라 반송파의 위상을 변화시키는 방식으로, 2원 디지털 입력신호를 m개의 비트로 묶어서 M=개의 위상 분할시킨 위상 변조방식을 M진 PSK(M-ary phase shift keying)라 하며, 그 중 2진, 4진, 8진 PSK 등이 널리 사용되고 있다.PSK파는 일정한 포락선(또는 진폭)을 갖는 파형이기 때문에, 전송로 등에 의한 레벨 변동의 영향을 적게 받으며, 이로 인하여 심볼 에러도 우수하다. 또 피변조파는 양측대파 신호이기 때문에, 타이밍 정보 및 주파수 정보를 포함하고 있어, 변?복조 회로가 비교적 간단하다는 잇점도 있다.(1) 2진 PSK(BPSK)BPSK 변조는 그림 1에서 보인 바와 같이 우선 2원 디지털 입력신호를 진폭 레벨 시프트를 행하여 양극 NRZ 부호화하고, 이 출력이 각각에 반송파를 곱한 후 더하면 식 1.1과 같은 BPSK 변조파가 발생한다.(a) BPSK 변조기(b) 진폭 레벨 시프트승산기승산기+2원 부호T1ts(t)t-1s(t)-1- 그림 1 BPSK 변조기의 시스템 블록도 -(1.1)여기서 A는 반송파의 진폭,[즉,일 때,일 때]이다.는 반드시또는일 필요는 없다. 즉, 두 위상차,이면 된다. 따라서 BPSK를 때때로 PRK(Phase Reversal Keying)라고도 한다.수신측에서의 복조는 그림 2를 보면 알 수 있듯이 동기 검파방식을 이용하면 원신호를 복원할 수 있다.승산기반송파검출회로LPF2원 회로판정회로표본화기t=T- 그림 2 BPSK 동기 검파방식의 시스템 블록도 -(2) 4진 PSK(QPSK; Quadrature Phase Shift Keying)직?병렬 변환방식을 이용하는 QPSK 변조기의 구성도는 그림 3(a)를 보면 알 수 있듯이, 직?병렬 변환기(serial to parallel converter)는 QPSK 변조기의 2원 디지털 입력 신호, 즉 2원 양극 NRZ 부호를 나타내는 입력 데이터 열을, 그림 3(b)에 보인 바와 같이 I채널와 Q채널로 나눈다. 이를 수식으로 표현하면, 다음과 같다.(짝수 비트)(홀수 비트) (2.1)여기서 주의할 것은와는전송속도의 1/2이라는 점이다. 즉,이다.이와 같이 분리된 데이터와를의 위상차를 갖는 2개의 반송파로 각각 BPSK 변조신호를 선형적으로 더한 것과 같게 된다. 이와 같은 PSK 변조방식을 QPSK라 하며, 이 BPSK 변조신호 한 채널을 I(in-phase)채널, 다른 한 채널을 Q(quadrature)채널이라 한다.(a)직?병렬 변환기승산기위상천이기()승산기가산기I 채널(양극 NRZ 부호 파형 1)+-2원 디지털입력신호(b)+1+1-1-1tt- 그림 3 (a) QPSK 변조기 블록도 (b) 2원 양극 NRZ 부호 -따라서 이 QPSK 변조 출력을 수식으로 나타내면, 다음과 같다.(2.2)여기서 A 및는 반송파의 진폭 및 주파수,, 그리고이다. 따라서는(2.3)이다.만약라 놓으면 다음과 같은 4개의 가능한 파형을 얻는다.(2.4)여기서이다. 위의 식은 비트가 독립적으로 선택되고 있음을 나타낸다.예를 들면, 홀수의 비트가의 부호를 선택하면, 짝수의 비트는의 부호를 결정한다. 여기에서 “+”부호는 논리 1에 “-”부호는 논리 0에 대응한다. QPSK 송신기의 블록도는 그림 3(a)에 보인 바와 같이 2개의 BPSK 변조신호를 합성하는 구조로 생각할 수 있으므로, QPSK 수신기의 블록도 역시 그림 4에 보인 바와 같이 2개의 BPSK 수신기를 병렬로 연결한 것으로 볼 수 있다.

공학/기술| 2008.03.09| 4페이지| 1,500원| 조회(1,105)

위상, qpsk, 입력신호, Keying

미리보기

닫기