*지* 스토어

*지*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

10개
전체 판매량

105개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 10개

이극 접합 트랜지스터 (BJT의 동작 및 특성) 평가C아쉬워요

이극 접합 트랜지스터(BJT의 동작 및 특성)목 차I. 서론II. 본론A. 트랜지스터(Tr; transistor)B. BJT(bipolar junction transistor)i. BJT의 동작ii. 접지 회로(a) 베이스 접지 회로의 정특성(b) 이미터 접지 회로의 정특성iii. BJT의 정격C. BJT 회로i. BJT 회로의 3가지 형태ii. BJT 회로의 3가지 모드III. 결론IV. 참고사항I. 서론본 리포트에서는 이극 접합 트랜지스터의 원리 및 동작특성을 조사하여 이극 접합 트랜지스터에 대한 정의를 얻었다는 것을 보이고자 한다.II. 본론A. 트랜지스터(Tr; transistor)트랜지스터는 의 외형 예에서 보듯이 기본적으로 3개의 금속단자를 갖는 전자회로 부품이다. 용도에 맞게 여러 가지 형태의 것이 있다. 취급하는 전압, 전류의 대소, 증폭될 수 있는 주파수 등이 다를 뿐이지 어떤 것이든 그 기본적인 특성은 같다. 기본적인 트랜지스터의 외형트랜지스터(Tr; transistor)에는 두 가지의 다른 형태가 있는데 하나는 이극 접합 트랜지스터(BJT)이고 다른 하나는 전계 효과 트랜지스터(FET)이다. 이극 접합 트랜지스터(two polarities)는 줄여서 바이폴라(bipolar) 접합 트랜지스터라고도 부른다. 이 두가지 형태의 트랜지스터는 동작 특성이나 내부 구조가 서로 다르다. 보통 바이폴라 접합 트랜지스터를 트랜지스터라 하고 전계효과 트랜지스터는 FET라 부른다. FET는 다시 JFET(junction FET)와 MOSFET(metal oxide smiconductor FET)로 불류할 수 있으며, MOSFET는 EMOS (enhancement MOSFET)와 DMOS(depletion MOSFET)로 분류된다. 트랜지스터의 종류BJT 는 NPN 형과 PNP 형이 있으며, FET 는 n-채널(channel)과 p-채널이 있다. BJT 는 전류를 구성하는 캐리어(carrier : 움직일 수 있는 ±전하)가 전자(electron)과 홀(hole) 두가지이기 때문에 바이폴러(bipolar)라는 명칭이 붙는다. NPN 형 BJT 는 전류를 구성하는 캐리어의 대부분이 전자(다수 캐리어)이고 홀은 소수이다(소수 캐리어). 반면에 PNP 형 BJT 는 전류를 구성하는 캐리어의 대부분이 홀이고 전자는 소수이다.FET 는 BJT 와 달리 전류를 구성하는 캐리어가 하나 뿐이기 때문에 유니폴러(unipolar)라는 명칭이 붙는다. 즉 n-채널 FET 는 전류를 구성하는 캐리어가 전자 뿐이며, p-채널 FET 는 전류를 구성하는 캐리어가 홀 뿐이다. BJT 는 입력에 대한 출력 응답 시간이 짧은 반면(속도가 빠르다), 전력 소모가 커서 열 발생이 많고, 높은 집적회로(IC; integrated circuit)구현이 어렵다. FET 는 입력에 대한 출력 응답 시간이 느린 반면(속도가 느리다), 전력 소모가 적어서 열 발생이 적고, 높은 집적회로 구현이 가능하다. JFET 는 BJT 와 같이 개별 소자로 쓰이며, MOSFET 는 주로 집적회로로 구현되어 사용된다. EMOS 는 제작시 채널(channel; 캐리어의 통로)을 만들지 않고 외부에서 인가되는 전압에 의해 채널을 형성하며, DMOS 는 제작시 채널을 만든다.BJTFET종류NPNPNPN-채널P-채널캐리어전자(다수)홀(소수)홀(다수)전자(소수)전자홀사용개별소자로 사용IC 화하여 사용속도빠르다느리다전력소모많다적다 BJT와 FET의 비교트랜지스터 회로에 대한 해석은 크게 DC 해석과 AC 해석으로 나눌 수 있다. DC해석은 바이어스(bias)를 인가하였을 때 트랜지스터 회로에서의 DC 전압과 전류를 구하는 해석이다. 트랜지스터의 입출력 특성은 비선형적(nonlinear)이기 때문에 트랜지스터에서의 신호가 입출력 특성의 특정 영역에 놓이도록 트랜지스터에 인가하는 DC이다. 예를 들어 트랜지스터를 증폭기(amplifier)로 사용하기 위해서는 AC 신호가 입출력 특성의 선형(linear) 영역에 위치하도록 바이어스를 인가하여야 한다. AC 해석은 먼저 DC해석이 끝난 후(즉 바이어스가 적절히 인가된 경우) 행해지는 신호 해석으로써 트랜지스터 회로의 전압이득(voltage gain), 전류이득(current gain), 입력 임피던스(input impedance), 출력 임피던스(output impedance)를 구하는 과정이다.B. BJT(bipolar junction transistor)i. BJT의 동작BJT는 NPN형과 PNP형이 있다. 의 (a)와 (b)는 NPN형 BJT의 구조와 기호를 나타내고, (c)와 (d)는 PNP형 BJT의 구조와 기호를 각각 나타낸다. BJT의 구조는 PN접합 다이오드에 P형 혹은 N형 반도체 하나를 추가한 형태이다. BJT는 이미터(E; emitter), 베이스(B; base), 콜렉터(C; collector) 3개의 단자를 갖고 있으며, 다수 캐리어(NPN형에서는 전자, PNP형에서는 홀)가 이미터 단자 E에서 콜렉터 단자 C로 이동하도록 바이어스가 가해진다.의 (a)에 주어진 NPN형 BJT에 대한 전류 방향을 살펴보면, E에서 C로 다수 캐리어인 전자가 이동하도록 바이어스 VBE와 VCB가 의 (a)와 같이 인가되고, 전류 BJT의 전류 방향과 기호방향은 전자 흐름 방향과 반대이므로 전류는 C에서 E로 흐른다. 다수 캐리어인 전자가 E에서 C로 이동하면서 P형의 베이스 영역을 통과할 때 P형의 홀과 재결합(recombination)하여 베이스 영역에서 소수의 홀이 없어진다.(베이스 영역의 폭을 얇게 하여 재결합을 낮추기 때문) 일부 없어진 홀을 베이스 단자 B에서 공급하고, 홀 방향이 베이스 전류 방향이다. 이미터 E에서 출발한 전자가 베이스 B에서 소수 감소되어 콜렉터 C에 도달하기 때문에 콜렉터 전류 IC는 이미터 전류 IE보다 작고, 베이스 전류 IB는 IC와 IE에 비하여 훨씬 작다. 즉 세 전류 간에는 다음과 같은 식이 만족된다.IE = IB + IC (1-1a)IC = αIE ? IE, α ? 1 (0

공학/기술| 2008.04.27| 11페이지| 2,000원| 조회(862)

트랜지스터, BJT, 쌍극성, 이극접합

미리보기

닫기
MOSFET의 동작 및 특성

MOSFET(MOSFET의 동작 및 특성)목 차I. 서론II. 본론A. MOSFETi. MOSFET (Metal Oxide Semiconductor FET)ii. MOSFET의 종류B. MOSFET의 구조 및 동작i. EMOS(증가형) FETii. DMOS(공핍형) FETC. MOSFET의 보호회로III. 결론IV. 참고사항I. 서론본 리포트에서는 전계효과 트랜지스터(FET)의 분류 중 하나인 MOSFET(Metal oxide semi-conductor FET)의 구조 및 동작원리를 조사하여 이 동작에 따라 어떠한 특성을 가지는가에 대해 알아보고 MOSFET에 대한 정의를 얻었다는 것을 보이고자 한다.II. 본론A. MOSFETi. MOSFET (Metal Oxide Semiconductor FET)MOSFET(Metal Oxide Semiconductor FET)는 소스와 게이트 및 드래인으로 구성되어 있으며, JFET와 다른 점은 게이트가 채널로부터 분리, 절연되어 있는 점이다. 따라서, 게이트 전압이 (+)든 (-)이든 게이트 전류는 흐르지 않는다. 즉, 에서 알 수 있는 바와 같이 MOSFET의 MOS(metal oxide semi-conductor)는 소스, 게이트, 드래인 단자가 연결된 금속(metal) 부분과 절연을 위한 SiO2(이산화규소) 부분, 그리고 전류가 흐르게 되는 반도체 부분에서 이름이 지어졌다. SiO2 부분으로 인해 입력되는 전류가 없으므로 실제 MOSFET의 입력저항은 다른 소자(BJT, JFET) 비해 대단히 높다. MOSFET의 기본구조 (N채널 EMOS)ii. MOSFET의 종류MOSFET는 JFET와 마찬가지로 전도 채널의 형식에 따라 N채널과 P채널로 구분된다. 이들은 또한 그와는 달리 EMOS(enhancement-증가형)와 DMOS(depletion-공핍형)으로 구분되기도 한다. 증가형은 게이트 전압을 가하여 채널을 형성하고, 드레인과 소스 사이의 전압에 의하여 전류가 흐르는 구조로 되어 있고, 공핍형은 구조적으로 처음부터 채널이 형성되어 있어서 드레인과 소스 사이의 전압에 의하여 드레인 전류가 흐르도록 되어있다.※B. MOSFET의 구조 및 동작두 종류의 MOSFET인 EMOS(enhancement MOSFET)와 DMOS(depletion MOSFET)의 구조적 차이는 채널에 있다. EMOS는 제작 시 채널을 만들지 않는다. 따라서 외부에서 바이어스를 인가하여 채널을 형성시킨다. 반면 DMOS는 제작 시 채널을 만들어놓기 때문에 JFET와 비슷한 특성을 갖는다. MOSFET의 공통 기호 - (a) N채널, (b) P채널은 EMOS와 DMOS의 공통적 기호로써 N채널은 의 (a)와 같이 화살표가 소스 단자로 유입되는 방향으로 표시되며, P채널은 의 (b)와 같이 화살표가 소스 단자에서 나가는 방향으로 표시된다. 화살표 방향은 전류 방향으로써 N채널은 게이트에 (+)전압을 가할 때 ON상태(전류가 드래인에서 소스로)가 되고, P채널은 게이트에 (-)전압을 가할 때 ON상태(전류가 소스에서 드래인으로)가 된다.i. EMOS(증가형) FETEMOS는 제작 시 채널을 형성하지 않고 동작 시 외부 바이어스 인가에 의해 채널을 형성한다. 의 (a)에 주어진 N채널 EMOS인 경우 P 기판에 소스와 드레인 부분은 N+를 형성한다. N채널을 형성하기 위해 게이트 단자에는 (+)전압을 인가하여 (-)전하인 전자가 소스와 드레인 사이에 모여 N채널을 형성하도록 한다. EMOS의 구조와 기호 - (a) N채널, (b) P채널JFET와 같이 소스에서 드래인으로 캐리어인 전자가 이동하도록 소스는 (-)전압을 드레인은 (+)전압을 인가한다. 의 (b)에 주어진 P채널 EMOS인 경우 N기판에 소스와 드레인 부분은 P+를 형성한다. P채널을 형성하기 위해 게이트 단자에는 (-)전압을 인가하여 (+)전하인 홀이 소스와 드레인 사이에 모여 P채널을 형성하도록 한다. JFET와 같이 소스에서 드래인으로 캐리어인 홀이 이동하도록 소스는 (+)전압을 드래인은 (-)전압을 인가한다. 에 주어진 EMOS기호에서 게이트 단자가 드래인 단자와 소스 단자와 분리되어 표시된 것은 게이트 단자가 SiO2로 다른 부분과 절연되기 때문이며 점선 부분은 채널이 동작 전에는 형성되어 있지 않기 때문이다. B단자는 기판 단자로써 화살표가 채널쪽으로 들어가면 N채널이고 화살표가 채널쪽에서 나오면 P채널을 의미한다. N채널 EMOS의 특성곡선 - (a) VDS에 대한 iD, (b) VGS에 대한 iD의 (a)는 N채널 EMOS에 대하여 VGS가 DC일 때 VDS와 iD와의 관계를 나타낸다. EMOS는 채널을 외부 바이어스에 의해 형성시켜야 하므로 N채널인 경우 VGS > 0인 DC게이트 전압을 인가함으로써 (-)전하인 전자로 구성되는 N채널을 형성할 수 있다. 따라서 VGS를 (+)값으로 증가시키면 형성되는 N채널폭이 증대되므로 일정한 VDS에 대해 드레인 전류 iD가 증가된다. 이 때 전류 iD방향은 전자 흐름 방향과 동일한 드레인 단자에서 소스 단자 쪽으로의 방향을 (+)로 한다. 의 (a)에서 “X"표시가 JFET특성 곡선에서와 같이 핀치오프 점을 의미한다. 이 점을 연결한 점선의 왼쪽이 VDS에 대해 iD가 선형적으로 변하기 때문에 선형영역이라 하고, 오른쪽은 iD가 포화되기 때문에 포화영역이라 한다.의 (b)는 의 (a)의 포화영역에서 VGS와 iD의 관계를 나타내며, JFET특성곡선과 거의 같기 때문에 EMOS의 VGS와 iD의 관계식은??????????????(1-1)와 같이 표현된다. VGS < VP 에서는 전류가 흐를 수 있는 충분한 N채널이 형성 되지 않기 때문에 iD = 0 이다. P채널 EMOS의 특성곡선 - (a) VDS에 대한 iD, (b) VGS에 대한 iDii. DMOS(공핍형) FET N채널 DMOS의 구조와 기호는 N채널 DMOS의 구조와 기호를 각각 나타낸다. 의 (a)는 N채널 DMOS에 대하여 VGS가 DC일 때 VDS와 iD와의 관계를 나타낸다 DMOS는 채널이 미리 형성되어 있기 때문에 EMOS와 달리 VGS = 0 에서도 ID = 0 이 아니다. 따라서 게이트에 바이어스를 인가할 필요 없는 영 바이어스(zero bias)가 가능하다. DMOS는 인핸스 모드(enhancement mode)와 디플리션 모드(depletion mode) 두 가지 동작 특성을 갖는다. VGS가 (+)로 증가하면 N채널이 확대되기 때문에 일정한 VDS에 대해 드래인 전류 iD가 증가된다(인핸스 모드). VGS가 (-)로 증가하면 채널로 모이는 홀에 의해 N채널이 좁아지기 때문에 일정한 VDS에 대해 드래인 전류 iD는 감소한다(디플리션 모드). N채널 DMOS의 특성곡선 - (a) VDS에 대한 iD, (b) VGS에 대한 iD이 때 전류 iD방향은 전자 흐름 방향과 반대인 드래인 단자에서 소스 단자 쪽으로의 방향을 (+)로 한다. 의 (b)는 의 (a)의 포화영역에서 VGS와 iD의 관계를 나타내며, JFET 특성곡선과 거의 같기 때문에 DMOS의 VGS와 iD의 관계식은 식 (1-1)로 표현된다.의 구조에서 N형과 P형을 서로 반대로 하면 P채널 DMOS가 된다. 특성은 전압의 극성과 전류의 방향이 다를 뿐이다.C. MOSFET의 보호회로MOSFET의 VGS 전압이 약 100V를 넘으면 게이트의 SiO2 층이 파괴된다. 즉 MOSFET는 일상적으로 발생되는 정전기에 매우 약하다. 따라서 입력 게이트 단자에 보호회로를 설치함으로써 정전기 등으로부터 보호할 필요가 있다. 입력단자 보호회로은 두 개의 다이오드 D1과 D2를 게이트 단자에 추가함으로써 정전기 등으로 인한 SiO2 층의 절연파괴를 막을 수 있는 방법을 보여준다. 입력전압이 VDD + 0.7V 이상인 경우, D1은 ON이 되고 D2는 OFF이므로 게이트 전압은 VG = VDD + 0.7V 로 고정된다. 입력전압이 -VSS - 0.7V 이하인 경우, D1은 OFF이고 D2는 ON이므로 게이트 전압은 VG = -VSS - 0.7V 로 고정된다. 즉 게이트 전압은 -VSS - 0.7V < VG < VDD + 0.7V 범위 안의 값으로 고정되기 때문에 MOSFET를 보호할 수 있다.

공학/기술| 2008.04.27| 8페이지| 1,500원| 조회(2,733)

JFET, fet, MOSFET, 게이트, 채널, EMOS

미리보기

닫기
접합형 FET (JFET의 동작 및 특성)

접합형 FET(JFET의 동작 및 특성)목 차I. 서론II. 본론A. 전계효과 트랜지스터(FET)i. FET (field effect transistor)ii. FET의 동작B. 접합형 FET (JFET)i. JFET(junction FET)의 구조ii. JFET의 동작원리iii. JFET의 동작(a) 고정 바이어스 회로(b) 자체 바이어스 회로III. 결론IV. 참고사항I. 서론본 리포트에서는 전계효과 트랜지스터(FET)의 분류 중 하나인 접합형 트랜지스터(JFET)의 구조 및 동작원리를 조사하여 이 동작에 따라 어떠한 특성을 가지는가에 대해 알아보고 접합형 트랜지스터에 대한 정의를 얻었다는 것을 보이고자 한다.II. 본론A. 전계효과 트랜지스터 (FET)i. FET (field effect transistor)Tr은 크게 BJT와 FET(field effect transistor)로 나눌 수 있다. 일반적으로 BJT가 전류로 제어하는 데 반하여 FET는 전압으로 제어하는 소자로서, 진공관과 비슷한 성격으로 가지며구조에 따라 FET는 다시 JFET(junction FET)와 MOSFET(metal oxide smiconductor FET)로 분류할 수 있으며, MOSFET는 EMOS(enhancement MOSFET)와 DMOS(depletion MOSFET)로 분류된다. 트랜지스터의 종류모든 FET는 n-채널과 p-채널이 있으며, n-채널 FET는 전류를 구성하는 캐리어가 전자 뿐이며, p-채널 FET는 전류를 구성하는 캐리어가 홀 뿐이다. FET는 입력에 대한 출력 응답 시간이 느린 반면(속도가 느리다), 전력 소모가 적어서 열 발생이 적고, 높은 집접회로 구현이 가능하다. JFET는 BJT와 같이 개별 소자로 쓰이며, MOSFET는 주로 집적회로로 구현되어 사용된다. EMOS는 제작 시 채널을 만들지 않고 외부에서 인가되는 전압에 의해 채널을 형성하며, DMOS는 제작 시 채널을 만든다. FET회로에 대한 해석은 BJT회로와 같이 DC해석과 AC해석으로 나눌 수 있다. 여러 가지 FET의 기호ii. FET의 동작FET(field effect transistor)의 채널(channel)은 캐리어(carrier; 전류를 구성하는 전하)가 이동하는 통로로서 n-채널은 전자가 그 채널로 흐르며, p-채널은 홀이 흐른다. FET는 BJT의 단자 이미터, 베이스, 콜렉터에 각각 대응되는 소스(source), 게이트(gate), 드래인(drain) 단자가 있다. 소스는 캐리어가 출발하는 단자이고 드래인은 캐리어가 도달하는 단자이다. 즉 FET에 인가되는 바이어스는 캐리어가 소스에서 드래인으로 이동하도록 가해진다. 그러므로 n-채널 FET인 경우, 캐리어인 전자가 소스에서 드래인으로 이동하려면 소스 단자는 (-), 드래인 단자는 (+) 전압이 인가되어야 한다. 반면에 p-채널 FET인 경우, 캐리어인 홀이 소스에서 드래인으로 이동하려면 소스 단자는 (+), 드래인 단자는 (-) 전압이 인가되어야 한다. FET 회로해석은 BJT 회로해석과 동일하게 적절한 바이어스를 구하는(Q 포인트 결정) DC해석과 증역주파수대역 소신호 모델을 적용하여 전압이득, 입력저항 등을 구하는 AC해석 등으로 나누어진다.공통 소스(CS)공통 게이트(CG)공통 드래인(CD)입력 단자G(게이트)S(소스)G(게이트)출력 단자D(드래인)D(드래인)S(소스)용도일반 증폭기고주파용버퍼 FET 회로의 3가지 형태FET회로는 BJT회로와 마찬가지로 소스 S, 게이트 G, 드래인 D 등 3단자 중 어느 것을 입력 단자와 출력단자로 선택할 것인가에 따라 3가지 구조를 갖는다. 여기서 말하는 입력과 출력은 AC신호를 의미한다. 은 FET회로의 3가지 구조에 대한 내용을 요약했다. 공통 소스(CS; common source)회로는 입력 단자를 게이트 단자 G로 하고, 출력 단자를 드래인 단자 D로 한 구조이며, BJT의 공통 이미터와 동일하게 일반 증폭기로 사용되는 구조이다. 공통 게이트(CG; common gate)회로는 입력 단자를 소스 단자 S로 하고, 출력 단자를 드래인 단자 D로 한 구조이며, BJT의 공통 베이스와 같이 고주파 특성이 우수하다. 공통 드래인(CD; common drain)회로는 입력 단자를 게이트 단자 G로 하고, 출력 단자를 소스 단자 S로 한 구조이며, BJT의 공통 콜랙터와 같이 버퍼(buffer)로 사용된다. CD회로는 소스 폴로우(source follow)라고도 부른다.B. 접합형 FET(JFET)i. JFET(junction FET)의 구조JFET의 구조를 에 나타내었다. N채널형은 그림의 (b)와 같이, P채널형은 그림의 (c)와 같이 나타내었다. 이들 구조는 소스(S; source)와 드래인(D; drain)은 채널(channel)에 연결된 전극이며, 게이트(G; gate)는 채널 주위에 PN접합 시켜 만든 전극이다.이 때, 다수 반송자가 반도체 막대로 흘러들어가는 쪽의 전극이 소스이고, 다수 반송자가 반도체 막대로부터 흘러나가는 쪽의 전극이 드래인이다.게이트 단자가 연결되는 채널 영역은 채널과 반대의 반도체를 높게 도핑한다. 즉 N채널인 경우 게이트 단자 부분은 p+(p+는 p형 반도체보다 억셉터를 더 많이 도핑한 것을 나타냄)로 만들고, P채널인 경우 게이트 단자 부분은 n+로 만든다. 게이트 단자에는 역바이어스가 인가되는데, 이때 공핍층은 채널쪽으로 형성된다(PN접합에 역바이어스 인가시 공핍층이 확대되는데, 엷게 도핑된 쪽으로 더 많이 발생된다). 따라서 N채널 JFET인 경우 게이트 단자 부분은 p+이므로 게이트 단자에 (+)전압을 인가되고 P채널 JFET인 경우 게이트 단자 부분은 n+이므로 게이트 단자에 (-)전압을 인가한다. 게이트 단자에 인가되는 전압의 변화에 따라 채널에 형성되는 공핍층의 범위가 변화되며, 따라서 캐리어가 이동하는 실제 채널의 폭이 조절되어 결국 드래인 전류를 제어하게 된다. JFET의 구조2개의 부분으로 나누어진 게이트는 내부적으로 연결되어 있으며, 자유 전자가 소스에서 드래인으로 이동할 때 이 좁은 채널을 통해 이동한다. 중요한 것은 JFET에 흐르는 전류의 크기는 게이트 사이의 채널 폭으로 결정된다는 점이다. 이들 전극 단자와 반도체의 접속은 접촉부 근처에서 정류 작용이나 반도체 작용이 나타나지 않도록 저항성 접촉(ohmic contact)을 시키고 있다.ii. JFET의 동작 원리N채널 FET에 대한 공급 전원과 각 전극 간의 단자 전압을 에 나타내었다. 드레인과 소스 사이에 가해진 전압 VDD에 의하여 드레인과 소스 사이에 강한 전기장이 형성되고, 이 힘에 의해서 채널의 전자가 이동하면서 드레인 전류 ID가 흐른다. 이 전류의 방향은 VDD의 극성에 따라 정해지는데, 이 때 게이트와 소스 사이에는 게이트 바이어스 전압을 역방향으로 걸어 준다. 모든 JFET의 게이트는 공핍층에 의해 전류를 제어하도록 언제나 역바이어스를 사용한다.그리고 그림(a)와 같이 소스와 게이트 사이의 전압이 0[V]인 경우에는 드레인 전압 VDD에 의해서 전류 ID가 흐른다. 드레인 전압 VDD에의 증가와 더불어 전류 ID가 증가되며, 이 때 전류의 최대값은 채널의 저항에 의하여 제한을 받는다. 그림(b)와 같이 소스와 게이트 사이에 역전압을 걸면 P 영역 부근에 공핍층을 형성하고 VGS의 값이 커질수록 공핍층이 넓어져 도전성 채널을 더욱 좁게 만든다.게이트 전압이 더욱 증가하면 공핍 영역이 확대되어 채널의 유효 폭은 더욱 좁아지게 되고, 결국에는 그림의 (c)와 같이 채널이 막히게 되어 드레인 전류는 차단 상태에 이른다. 이러한 현상을 핀치 오프(pinch off)현상이라고 하며, 이 때 채널에는 포화전류 IDSS가 흐르며, 전압 VDD를 증가시켜도 전류는 더 이상 증가하지 않는다. 그 특성 곡선은 그림의 (d)와 같이 나타낸다. 채널 전류와 핀치 오프이 때, 게이트에 걸어 준 역방향 전압 VGS를 변화시키면 공핍 영역을 쉽게 변화시킬 수 있다.JFET의 드레인 특성은 과 같이 나타내는데, N채널 JFET의 드레인 특성은 그림의 (a)와 같이 VGS=0, -1, -2 [V]에 대하여 나타낸 것이고, P채널 JFET의 드레인 특성은 그림의 (b)와 같이 나타낸 것이다.(a) N채널형 드레인 특성 (b) P채널형 드레인 특성 JFET의 드레인 특성이 FET에는 게이트와 소스 사이의 역방향 전압을 충분히 크게 하면 공핍 영역이 상당히 넓어져 드레인과 소스 사이에 전류가 흐를 수 없는 현상이 나타나는데, 이 때의 게이트와 소스 사이의 전압을 핀치 오프 전압이라 하며, VP로 표시한다.이 VP는 N채널 FET에서는 (-)값이고, P채널 FET에서는 (+)값이다.JFET의 특성으로 전달 특성이 있는데, 드레인과 소스 사이의 전압 VDS가 일정할 때 게이트와 소스 사이의 전압 VGS의 변화에 따른 드레인 전류 ID의 변화를 나타낸 것이다.이 전달 특성은 와 같으며, 전류 ID는 다음의 식으로 나타낸다.위 식과 전달 특성을 확인해 보면, VGS=0일 때 ID=IDSS가 되고, ID=0이면 VGS=VP임을 알 수 있다. N채널 JFET의 전달 특성 JFET의 드레인 특성JFET의 동작은 와 같이 드레인 특성에 의하여 나타낼 수 있다. 이 특성곡선의 오른쪽은 VDS를 크게 증가시키면 항복(break down)현상이 일어남을 나타낸 것이다. 점선으로 그려진 곡선과 항복 곡선 사이의 영역을 활성 영역(active region) 또는 동작 영역이라 하는데, 신호를 증폭할 때에는 외부 바이어스 회로에 의하여 이 활성영역에서 동작되도록 해야 한다. 그리고 포화 영역과 차단 영역은 스위칭 동작을 하는 디지털 회로나 펄스 회로에서 사용하는 영역이다.

공학/기술| 2008.04.27| 9페이지| 1,500원| 조회(2,564)

JFET, fet, 전계효과, 접합형

미리보기

닫기
화력발전의 대책

화력발전의 대책목 차I. 서론II. 본론A. 화력발전ⅰ. 화력발전의 기본원리ⅱ. 화력발전의 종류ⅲ. 화력발전의 장·단점B. 화력발전의 연료 문제ⅰ. 화력발전의 연료 대책ⅱ. 석탄 가스화 복합 발전(IGCC)ⅲ. 우리나라의 IGCC 전망C. 화력발전의 효율 문제ⅰ. 화력발전의 효율 대책ⅱ. 복합 화력발전ⅲ. 우리나라의 복합 화력발전소 현황III. 결론IV. 참고사항I. 서론본 리포트에서는 현제 국내뿐만 아니라 세계 발전분야에서 큰 비중을 차지하고 있는 화력발전에 대해 기본적인 이론과 장·단점을 조사하여 화력발전의 단점에 대한 앞으로의 개선 방안을 살펴보는 것을 목표로 하고 있다.II. 본론A. 화력 발전석유, 석탄, 천연 가스 등의 화석 연료가 가지는 화학 에너지를 연소를 통해 열에너지로 바꾸고 다시 터빈에서 기계 에너지로 변환해 이를 자기 에너지를 이용하여 발전기를 통해 전기를 발생시키는 발전 방식이다.1940년대(제2차 세계대전) 이전과 1950년대(대전 후)는 크게 변했다. 제2차 세계대전 전에는 수력발전이 주이고 기력발전은 종이 되어 첨두부하)시의 보급용이나 전력계통 고장시에 예비 발전설비의 구실을 하였으나, 최근에는 수력과의 입장이 정반대로 되어 연간 발전 전력량도 주력을 이루게 되었으며, 1949년부터는 기력발전량이 수력발전량보다 많아졌다. 또 발전설비도 1981년에는 기력이 681만kw로 전설비의 69%를 차지하고 있다.1970년대 석유 위기(Oil shock)를 계기로 연료 확보의 안정성을 고려한 에너지 다변화 정책에 의해 석탄 화력, 석유 화력, 가스 화력 등으로 다종화되었다. 현재는 연료 가격면에서 유연탄 화력이 주종을 이루고 있으며, 석유 화력은 점차 그 비율이 감소되고 있다. 또, 대기 환경을 고려하여 청정 연료로 알려진 가스 발전소가 대도시 지역에 건설되고 있는 추세이다.최근에는 화력 발전 방식에서 열효율이 우수한 복합 화력 발전소가 많이 건설되고 있으며, 대도시 지역에서는 에너지 이용 효율을 높이기 위해 지역 난방에 열을 공급할 수 있는펌프로 고압으로 가압되어 다시 보일러로 보내진다. 이리하여 물은 보일러와 터빈 사이를 순환하여 열의 흡수와 방출을 하는 열사이클을 구성한다. 이와 같이 가열ㆍ팽창ㆍ응축ㆍ승압을 하는 열사이클을 랭킨 사이클이라 한다. 위에 설명한 사이클에 사용되는 터빈을 복수터빈이라 한다. 이밖에 자가용 발전 등에서 증기를 응축시키지 않고 팽창을 중도에서 막아, 터빈에서 나온 배기를 공업 프로세스의 가열원등으로 이용하는 것이 있는데, 이와 같은 터빈을 배압터빈이라 한다. 랭킨 사이클에서는 터빈에 들어가는 증기온도ㆍ압력이 높을수록 열효율은 높다. 그 때문에 보통 증기온도는 포화증기온도 이상으로 가열된 과열증기가 사용된다. 또 터빈에서 팽창과정에 있는 증기를 일단 보일러로 되돌려, 다시 고온으로 가열하여 터빈에서 팽창시키는 재열방식도 일반적으로 채택된다. 재열은 한번만 하는 경우가 많지만, 재열을 두 번 하는 경우도 있으며 그것을 2단재열방식이라 한다. 증기압력은 대형의 기력발전소에서는 이른 바 임계압력(臨界壓力 : 게이지압력 )을 초과한 초임계압력의 증기가 사용된다. 또 터빈에서 팽창 도중에 일부만을 외부로 추출한 증기로 추기라 하는데, 이것으로 보일러의 급수를 가열하는 재생방식도 채택된다. 재생방식에서는 복수기에서 증기가 응축할 때에 순환수에 빼앗기는 열을 추기의 분만큼 감소시킬 수 있어, 사이클 효율을 높이는 효과가 있다.ⅱ. 화력 발전소의 종류⒜ 기력 발전소석탄, 중유, 가스 등의 연료를 연소하여 얻은 열로 증기를 발생시켜 이 증기로 터빈 발전기를 돌려 발전하는 방식이다.이 발전 방식은 연료가 가지고 있는 열 에너지를 인달 증기로 바꾸어 이 증기를 매체로 간접적으로 전기 에너지로 변환하는 것이 특징이다.용량도 대단위로 할 수 있어 약 수만∼백만[kW]의 단위 용량을 가진다. 따라서, 대용량 기력 발전소는 다량의 연료 수송이 가능하고, 냉각수의 확보가 용이한 해변이나 큰 강, 하천 근처에 주로 건설된다.⒝ 내연력 발전소디젤 기관 등의 내연 기관 내에서 직접 연료를 연소시켜 동력공급용으로 이용된다.ⅲ. 화력발전의 장·단점수력발전은 무공해(無公害)한 클린 에너지(Clean Energy)인데 비해 화력발전은 배기가스로 인한 공해가 심각한 문제이다. 그럼에도 불구하고 1950년대부터 화력발전소가 급격히 증가하여 오랫동안 주류의 위치에 있던 수력발전을 제치고 현재에는 전력을 지배하고 있다. 그 이유는 수력에 비해 건설비가 싸고 조기완성시킬 수 있기 때문이다. 또 화력발전소는 위치의 선정에도 유리하여 산간벽지에 건설할 필요가 없는 것도 이점의 하나이다. 연료인 중유나 석탄이 배로 운반되기 때문에 바닷가에 건설되는 경우가 많다. 그 때문에 수용가까지의 송전거리가 짧은 것도 큰 이점의 하나이다화력발전의 장·단점은 간략하게 기술하면 다음과 같다.⒜ 장점① 수력 발전에 비하여 단기간에 설치할 수 있다. (발전 설비의 용이)② 수요가 많은 대도시 근처에 발전소를 만들 수 있다.③ 대량의 전기를 한꺼번에 생산한다. (총 발전량의 절반을 공급)④ 건설비가 적게 든다.⒝ 단점① 연료 자원이 고갈되고 있다.② 소음을 일으키고 지속적인 연료 공급이 필요하다.③ 효율이 많이 떨어진다. (열효율이 30~35%) 나머지 열은 모두 폐열로 방출되어 주변 해양 오염의 원인이 된다.④ 연료 수입으로 인한 무역 적자의 주요 원인이 된다.⑤ 대기 및 수질 오염을 일으킬 수 있다.B. 화력발전의 연료 문제ⅰ. 화력발전 연료 대책위 A-ⅲ의 화력발전 단점의 ①번과 ④번의 연료 문제에 대해 알아보자.60년대 국내 에너지소비의 40%를 담당하였던 연탄의 소비는 1988년을 기점으로 감소하기 시작하였으나 발전용 유연탄의 경우에는 1990년 570만 톤에서 2005년에는 4,785만 톤(약 8.4배)으로 연평균 15.2%증가하였다. 이렇게 석탄 발전의 수요가 늘어감에 따라 국내 유일의 에너지원인 화력발전에 대해 관심을 가져야 한다.석탄이 석유 대체 에너지로 관심을 끄는 가장 큰 이유는 석유의 가채연수가 얼마 남지 않은 데 비해 석탄은 가채연수가 아직 만이 남아 있다는 점이다. 현재 전은 세계 여러 지역에 비교적 고르게 매장되어 있다는 점도 석유 대체 에너지원으로서 석탄이 가진 장점이다. 이에 새로운 방향으로 발전해 나가고 있는 석탄 발전 신기술에 대해 알아보자.ⅱ. 석탄 가스화 복합 발전(IGCC)'석탄 가스화 복합 발전(IGCC: Integrated Gasification Combimed Cycle)' 기술 기존 석탄발전 방식에 비해 석탄을 직접 태우는 방식에 비해 이산화탄소 배출량을 22∼25% 줄였다. 아황산가스와 질소산화물이 각각 95%와 90% 이상 줄고, 같은 양의 석탄으로 3∼10%의 효율을 더 얻을 수 있는 친환경 발전방식이다. 앞으로는 이산화탄소 전량을 지하로 모아 공업용 가스로 활용하는 것도 가능할 것으로 예상되고 있다. 실제로 5월 독일에서는 이산화탄소 배출을 없앤 세계 최초의 갈탄 화력발전소 시범 공장 기공식이 있었다. 주로 발전용에 머물던 석탄의 용도가 수송용 원료나 석유화학 재료에까지 확대된 것도 석탄 가스.액화 기술 덕분이다. 석탄 가스화(Gasificating) 기술이란 석탄을 직접 연소하여 에너지를 얻는 것이 아니라, 석탄을 고온에서 산소, 수증기와 반응시켜, 수소와 일산화탄소로 이루어진 합성 가스를 제조하는 것을 말한다. 석탄 액화란 이렇게 생성된 합성 가스를 정제하고, 액화 시켜 석유 제품, 석유화학 제품 등 다양한 형태의 최종 제품으로 사용하는 기술을 총칭한다.⒜ IGCC의 원리미분탄을 가스화로에 공급하여 공기 또는 산소와 반응 시켜 수소(H2)와 일산화탄소(CO)를 주성분으로 하는 연 료가스(합성가스)를 발생시킨다. 연료가스 속의 연소 유 황산화물 및 미량 금속 등의 불순물은 탈진 탈황설비 등 으로 제거하여 깨끗한 연료 가스를 만든 후 가스터빈에 공급한다. 이 가스의 연소에너지로 가스터빈을 돌려 발 전한다. 그리고 배기가스의 열을 회수하여 증기를 발생 시켜 증기터빈을 돌려 발전하는 원리이다. 석탄 가스화 현장ⅲ. 우리나라의 IGCC 전망정부의 움직임은 다소 미온적이다. 20년 전부터 석탄액화의 필요성이 있다는 뜻이다. 연구계와 학계, 산업계는 이런 IGCC 사업을 CTL과 병행해야 한다고 목소리를 내고 있다. 발전의 용도도 중요하지만 국제유가가 70달러를 돌파한 이상 석탄액화가 필수적이라는 주장이다. CTL를 통한 합성석유는 보통 40달러 안팎이면 경제성이 충분한 것으로 알려져 있다. 에너지기술연구원 합성석유연구센터는 현재 정부와 연구계, 업계, 학계 등을 통합하는 프로젝트를 추진하고 있다. 대규모 사업비가 들어가는 만큼 범 국가적으로 추진해야 되기 때문이다. 에너지연은 해외에서의 기술이전을 전제로 CTL과 IGCC를 동시에 구현할 수 있는 상용화 플랜트와 실증로를 동시에 건설할 것으로 주장하고 있다. 기술 국산화와 상용화를 동시에 진행하자는 뜻이다. 계획안을 보면 하루 6900톤 규모의 상용화 공정과 100톤 규모의 연구 실증공정을 동시에 개발하는 것을 담고 있다. 물론 최종 단계에서는 국산화가 목적이다. 에너지기술연구원 합성석유연구센터장 정헌 박사는 "국제유가가 앞으로 100달러를 훌쩍 뛰어 넘을 것이라는 전망이어서 IGCC와 함께 CTL을 합쳐 추진하는 것이 바람직하다"면서 "또한 기술확보를 위해서는 상용화 따로, 기술개발 따로 방식이 아니라 두 가지가 동시에 진행되는 것이 가장 효율적이다"고 밝혔다C. 화력발전의 효율 문제ⅰ. 화력발전 효율 대책경제의 지속적인 발달과 인구의 증가로 인해 에너지의 소비가 급증하고 이에 따른 에너지 자원의 고갈과 화석연료 등의 이용으로 발생하는 이산화탄소의 배출 및 이로 인한 환경문제와 지구 온난화의 문제, 산성비 등으로 인류는 생존의 위협을 받고 있다. 특히 우리나라는 에너지 자원의 90%이상을 수입에 의존하고 있으며 에너지 수입액은 연간 200억달러, GNP생산에 소비되는 에너지량은 선진국의 3배에 이르는 에너지 다 소비국가이다. 최근 10년간 우리나라의 에너지 소비는 매년 10%라는 세계최고의 증가율을 기록하고 있다. 따라서 이런 화석 연료의 고갈로 화석연료의 고갈로 대두된 에너지 위기 의식과 더불어 미래 에너지

공학/기술| 2008.04.27| 10페이지| 1,500원| 조회(1,141)

연료, 석유, 화력발전, 화력, IGCC, 수력

미리보기

닫기
트랜지스터 바이어스 회로 평가A+최고예요

트랜지스터 바이어스 회로(바이어스의 종류와 동작 및 특성)목 차I. 서론II. 본론A. DC 바이어스 및 동작점i. 직류 동작점 Q1의 설정ii. 직류 동작점 Q2의 설정ⅲ. 직류 동작점 Q3의 설정ⅳ. Q점이 포화?차단영역에 접근된 경우ⅴ. Q점이 직류 부하선의 중앙에 위치한 경우B. 베이스 바이어스C. 에미터 바이어스D. 전압분배 바이어스E. 컬렉터 피드백 바이어스i. 주위 온도가 상승하는 경우ii. 주위 온도가 하강하는 경우III. 결론IV. 참고사항I. 서론본 리포트에서는 트랜지스터의 바이어스 회로의 기본이론과 종류별 특징을 조사하여 트랜지스터 바이어스 회로에 대한 정의를 얻었다는 것을 보이고자 한다.II. 본론A. DC 바이어스 및 동작점트랜지스터가 증폭기로 동작하기 위해서는 DC 바이어스가 되어 있어야 한다. DC 바이어스란 트랜지스터 증폭기가 적절한 선형동작을 하기 위한 DC 동작점(Operating Point)을 설정하는 것을 의미한다. 만일 증폭기가 입력과 출력에서 정확한 DC 동작점 설정이 이루어지지 않는다면 입력신호가 인가될 때 증폭기는 차단되거나 포화될 수 있다. 에 반정 증폭기(입력과 출력의 위상차가 180°인 증폭기)의 동작점의 위치에 따른 출력전압을 도시하였다. 반전 증폭기의 동작점에 따른 동작의 출력 파형에서 알 수 있듯이 트랜지스터의 동작점 설정이 적절하다면 180°위상 반전을 제외하고는 입력파형 모양을 그대로 증폭하여 재현한 출력이 얻어진다. 이를 증폭기의 선형동작이라고 한다.만일 트랜지스터의 동작점이 차단점에 너무 가까이 있게 되면 출력파형의 양의 부분이 잘리게 된다. 또한 트랜지스터의 동작점이 포화점에 너무 가까이 있게 되면 출력파형의 음의 부분이 잘리게 된다. 이와 같이 출력파형의 일부가 잘려 나가게 되면 출력파형의 왜곡(Distortion)이 생기게 되고 이를 증폭기의 비선형동작이라고 한다.앞에서도 언급한 바와 같이 트랜지스터가 증폭기로 사용되기 위해서는 적절히 바이어스 되어야 하며 트랜지스터를 바이어스 시킬때 전류와 전록 VBB값을 조정하면(정확한 VBB = 3.7V) 컬렉터전류는 IC = βDCIB = 30mA 가 흐른다. 컬렉터 루프에 대해 키르히호프 전압법칙을 적용하면V _{CE} ```=V _{CC} ```-I _{C} R _{C} ```=10V`-(30mA)(220 OMEGA )=3.4V (1-2)가 된다. 따라서 직류 동작점 Q2는 IC = 30mA, VCE = 3.4V 가 되며, 이를 컬렉터 특성곡선 위에 도시하였다. 직류 동작점 Q2 의 설정ⅲ. 직류 동작점 Q3의 설정에서 베이스단에 IB = 400μA 가 흐르도록 VBB값을 조정하면(정확한 VBB = 4.7V) 컬렉터전류는 IC = βDCIB = 40mA 가 흐른다. 컬렉터 루프에 대해 키르히호프 전압법칙을 적용하면V _{CE} ```=V _{CC} ```-I _{C} R _{C} ```=10V`-(40mA)(220 OMEGA )=1.2V (1-3) 가 된다. 따라서 직류 동작점 Q3는 IC = 40mA, VCE = 1.2V 가 되며, 이를 컬렉터 특성곡선 위에 도시하였다.앞에서 결정된 3개의 직류 동작점 외에도 다른 베이스전류 값에 대해 IC와 VCE값을 결정한 다음 한꺼번에 도시하여 각 동작점들을 연결하게 되면와 같은 직선이 얻어지며 이를 직류부하선이라 한다. 여기서 IB = 0 일 때 직류 부하선과 만나는 교점을 차단 직류 동작점 Q3 의 설정점이라 하고, 포화영역과의 경계점을 포화점이라 한다. 트랜지스터를 증폭기로 사용하기 위해서는 직류 동작점이 포화점과 차단점 사이에 위치해야 하며 직류 부하선 중앙에 설정해야 한다. 증폭기의 직류 부하선직류 부하선상의 Q점의 위치에 따라 출력 신호의 피크 값의 일부가 잘려져 나갈 수 있는데 이를 출력 신호의 왜곡(Distortion)이라 한다. 이러한 출력 신호의 왜곡을 최소화하기 위해서는 동작점 Q를 직류 부하선의 중앙에 위치하도록 해야 한다. Q점의 위치에 따라 출력 전압파형이 어떻게 나타나는지 살펴본다.ⅳ. Q점이 포화?차단영역에 접근된 경우 포화로 구동된 트을 직류 부하선의 중앙점에 위치시키고 인가하는 입력 전압의 크기를 적절히 소신호(Small Signal)로 제한하여야 한다.B. 베이스 바이어스지금까지 사용한 트랜지스터 바이어스 방법은 베이스에 VBB를 순방향으로 접속하고 컬렉터에 VCC를 역방향으로 접속하면서 두 개의 독립적인 전원을 사용하였다.베이스 바이어스는 단일 전원 VCC를 사용하여 트랜지스터가 활성영역에서 동작하도록 하는 것이다. 에서 베이스 저항 RB양단의 전압은 VCC - VBE 이므로 베이스전류 IB는 다음과 같다.I _{B} ``=` {V _{C ^{{} _{`}} C} ``-V _{BE} `} over {R _{B}} (2-1)에미터 단자가 접지이므로 컬렉터 전압 VC는 VCE와 같게 되며 다음과 같이 계산된다.V _{CE} ``=`V _{CC} ```-`I _{C} `R _{C} (2-2)이와 같이 결정된 IC가 VCE가 직류 부하선상의 한 점인 동작점 Q를 결정하게 되며 이를 에 도시하였다. 베이스 바이어스 회로 직류 부하선 및 Q점의 베이스 바이어스는 바이어스 방법이 간단하지만 동작점 Q가 온도 변화에 매우 민감하게 변화하여 바이어스가 안정적이지 못하다는 단점이 있다. 즉, 온도 변화에 따라 동작점 Q가 심하게 변화하게 된다. 만일 주위 온도가 상승하게 되면 βDC가 온도에 영향을 받아 증가하게 되므로 컬렉터전류가 증가하게 된다. 컬렉터전류가 증가하게 되면 베이스 바이어스 회로에서 저항 RC양단의 전압 강하가 커지게 되므로 VC(즉, VCE)는 감소하게 된다. 따라서 IC는 증가하고 VCE는 감소하게 되므로 처음의 동작점에서 위쪽으로 동작점이 이동하게 된다(Q1점으로 이동). 반대로 주위 온도가 떨어지게 되면 베이스 바이어스 회로에서 저항 RC 양단의 전압강하가 작아지게 되므로 VC(즉, VCE)는 증가하게 된다. 따라서 IC는 감소하고 VCE는 증가하게 되므로 처음의 동작점에서 아래쪽으로 동작점이 이동하게 된다(Q2점으로 이동). 베이스 바이어스의 안정도※ 온도에 따른 VBE와 β-I _{E} R _{C} (3-2)식(3-2)와 VE = -VBE 이므로 VCE는 다음과 같이 결정된다.V _{CE} ```=`V _{C} ```-`V _{E} ``=`(V _{CC``} `-I _{E} R _{C} ``)`-(-V _{BE} ``) (3-3)∴V _{CE} ``=V _{CC} ``-I _{E} `R _{C} ``+V _{BE} 에미터 바이어스 회로의 에미터 바이어스 회로에서 베이스 루프를 흐르는 전류는 매우 적어서 무시하였고, 그 결과 베이스 단의 전압 VB를 0이라고 간주하였다. 에미터 바이어스 회로의 안정도를 살펴보기 위해 에서처럼 IBⅰ'0 이라 가정하고 베이스 루프에 키르히호프 전압법칙을 적용하면R _{B} `I _{B} ``+V _{BE} ``+I _{E} `R _{E} ``-V _{EE} ``=0 (3-4)이 된다. 식(3-4)에서 IB ? IE / βDC 의 관계를 대입하여 IE에 대해 정리하면 다음과같다.I _{E} ``= {V _{EE} ``-V _{EE}} over {R _{E} ``+( {R _{B}} over {beta _{DC}} )} (3-5)식(3-5)에서 주위 온도변화에 따라 βDC 가 변화하기는 하지만(REⅰ RB / βDC)의 관계가 성립한다면 에미터 전류 IE는 βDC 에 무관하게 다음과 같이 표현된다.I _{E`} `` CONG {V _{EE} ``-V _{BE}} over {R _{E}} (3-6)여기서 βDC 의 영향을 무시할 수 있게 되는 조건인 REⅰ RB / βDC 는 βDC 가 충분히 크기 때문에 대부분의 경우 만족되는 조건이므로 에미터 바이어스는 주위 온도가 변화한다고 하더라도 식(3-6)에는 βDC 항이 포함되어 있지 않기 때문에 매우 안정된 바이어스 동작점을 제공하게 된다. IBⅰ'0 인 경우 에미터 바이어스 회로의 일부D. 전압분배 바이어스전압 분배기(Voltage-divider)바이어스는 동작점의 안정도가 우수하여 트랜지스터 바이어스 방법으로 가장 광범위하게 사용된다.에서 베이스에 인가4-3) 테브난 등가 바이어스 회로전압분배기 바이어스는 온도 변화에 따른 동작점의 변화가 매우 미미하여 안정화된 동작점을 제공하기 때문에 매우 널리 사용되고 있는 추세이다. 전압분배기 바이어스 회로의 동작점이 매우 안정적이라는 것을 보이기 위해 테브난 정리(Thevenin's Theorem)를 적용해 본다. 의 회로에서처럼 베이스단에 회로의 좌측(점선으로 된 사각형부분)을 테브난 등가회로로 대치하면 와 같이 된다.Vth 는 점선으로 표시된 사각형 안의 회로에서 베이스 단자전압이므로 다음과 같이 결정된다.V _{th} ``= {R _{2}} over {R _{1} `+R _{2}} V _{CC} (4-4)또한 Rth 는 사각형 안의 회로에서 전원을 제거한 후에 계산된 등가 저항이므로 전압원 VCC를 제거하면 R1과 R2의 병렬 연결 만이 나타나게 된다.R _{th} ``=R _{1} PVER R _{2} (4-5)테브난 등가 회로로 대치된 바이어스 회로에서 베이스-에미터 루프에 키르히호프 전압법칙(KVL)을 적용하면 다음과 같다.V _{th} ``=I _{B} `R _{th} ``+V _{BE} ``+I _{E} `R _{E} (4-6)여기에 IB ? IE / βDC 의 관계를 대입하여 IE에 대해 정리하면 다음과 같다.I _{E} ``= {V _{th} ``-V _{BE}} over {R _{E} ``+ {R _{th}} over {beta _{DC}}} (4-7)만일 IB ≫ Rth / βDC 라 가정하면 IE는 다음과 같이 표현되며 βDC 와는 무관하다는 것을 알 수 있다.I _{E} `` CONG {V _{th} `-V _{BE}} over {R _{E}} (4-8)따라서 전압분배기를 이용한 바이어스 방식은 단일 전압원으로 높은 바이어스 안정도를 성취할 수가 있고, 실제 적용에 있어서도 간편하므로 매우 널리 사용되고 있는 추세이다.※ 전압분배기 바이어스 : 전압분배기 바이어스 회로를 해석할 때 베이스에서 회로의 우측을 바라다본 입력저항이 R2보다 10배 .

공학/기술| 2008.04.27| 14페이지| 1,500원| 조회(2,003)

트랜지스터, 바이어스, TR, Transistor, bias

미리보기

닫기