*형* 스토어

*형*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

7개
전체 판매량

23개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 7개

데이지체인우선순위

우선순위 인터럽트를 소개하기 전에 폴링과 인터럽트를 먼저 간단하게 정리하고 우선순위 인터럽트를 소개하기로 한다. ♢폴링과 인터럽트 일반적으로 CPU에서 입력을 받아들이는 방법에는 두 가지가 있다. 하나는 프로그래머가 명령어를 사용하여 입력 핀 또는 값을 계속 읽어서 변화를 알아내는 것이고 다른 하나는 CPU 자체가 하드웨어적으로 그 변화를 체크하여 변화 시 일정한 대처를 하는 것이다. 전자를 폴링(polling) 기법이라고 하고 후자를 인터럽트(interru pt)기법이라고 한다.폴링은 일반적으로 사용하는 방법으로 이해하기가 쉽지만, 인터럽트는 처음에는 잘 이해하기가 어렵다. 인터럽트를 만났을 때 CPU는 다음과 같이 동작한다. CPU는 지금까지 수행하던 프로그램은 일단 중단하고 미리 정해놓은 인터럽트 루틴을 수행하게 된다. 그 루틴의 수행이 끝나면 다시 원래 실행하던 프로그램으로 돌아가서 하던 일을 계속한다. 폴링과 인터럽트는 각기 장단점이 있으므로 사용자가 어느 것을 사용할 것인가를 결정해야 한다. 폴링은 모든 경우의 입력 또는 값의 변화에 대응하여 처리가 가능하지만 인터럽트는 하드웨어적으로 지원되는 몇 개의 입력 또는 값의 변화에만 대응 처리가 가능하다. 즉, CPU를 만들어 낼 때부터 결정이 되어 있는 것이다. 처리 속도는 일반적인 경우에 인터럽트가 더 빠르다고 할 수 있다.1. 인터럽트 초기와 최종 동작 각 인터럽트 서비스 루틴은 하드웨어 인터럽트 시스템내의 레지스터를 조정하기 위해 초기 동작과 최종 동작이 필요하다. - 각 인터럽트 서비스 루틴의 초기동작 1) 보다 낮은 단계의 마스크 레지스터 비트를 0으로 한다 2) 인터럽트 상태비트 IST를 클리어한다. 3) 프로세서 레지스터의 내용 보관한다 4) 인터럽트 인에이블 비트 IEN을 세트시킨다. 5) 서비스 루틴을 계속 실행한다.- 각 인터럽트 서비스 루틴의 마지막 단계 1) IEN을 클리어 시킨다. 2) 프로세서 레지스터의 내용을 복원한다. 3) 서비스된 자원에 속하는 인터럽트 레지스터의 비트 클리어 시킨다. 4) 마스크 레지스터의 보다 낮은 우선순위 비트를 세트시킨다. 5) 리턴주소를 PC에 저장하고 IEN을 세트시킨다.2. 인터럽트 사이클 각 수행 사이클이 끝난 뒤 CPU는 IEN과 IST로부터 오는 인터럽트 신호를 조사하여 모두 1을 가지면 인터럽트 사이클을 수행하고, 그렇지 않으면 fetch 사이클 수행한 후 인터럽트 사이클의 마이크로 연산 SP ← SP + 1 스택 포인터의 증가 M[SP] ← PC PC를 스택에 Push INTACK ← 1 인터럽트 승인응답을 활성화 PC ← VAD 벡터주소를 PC에 전송 IEN ← 0 더 이상의 인터럽트를 금지 Go to fetch cycle♢ 우선순위 인터럽트 ▪ ▣ 인터럽트 발생 소스의 탐색과 우선순위 시스템 CPU에 부착된 여러 입출력 장치 중 어느 장치가 인터럽트를 발생했는지를 인터럽트 시스템이 판별해서 여러 개의 장치에서 인터럽트가 동시에 발생했을 때 어느 것부터 서비스할 것인지 우선순위 부여하여 우선순위에 따라 인터럽트 서비스를 제공하는 시스템을 우선순위 인터럽트라도 하며, 우선순위 결정은 소프트웨어나 하드웨어로 수행할 수 있다.1. 우선순위 처리방법 1) S/W 방법 ( polling ) 프로그램에 의해 어느 소자가 인터럽트를 걸었는지를 체크하고, 가장 높은 순위의 소자부터 처리하는 방법으로 대표적인 것으로 폴링(polling) 방식이 있으며, 단점으로 시간이 많이 걸린다는 단점이 있다. ✳ 폴링(polling) 방식의 우선순위 결정 소프트웨어적으로 우선순위를 결정하는 방법으로, 모든 인터럽트를 위한 공통의 서비스 프로그램을 가진다. 이 프로그램은 인터럽트가 발생했을 때 가장 높은 우선순위의 인터럽트의 소스부터 차례로 검사하여 소스를 찾아낸 후, 그 소스에 해당하는 서비스 루틴을 수행한다. 소프트웨어 적으로 구현하므로, 하드웨어적으로 구현하는 것에 비해 비용이 절감된다는 장점이 있겠으나, 소스를 찾아내는 데 많은 시간이 걸린다는 단점도 있다.2) H/W 방법 하드웨어에 의해 인터럽트 처리순서를 결정하는 방법으로 대표적으로는 daisy-chain 방법 (직렬)과 병렬 우선순위 인터럽트 방법이 있다. ✳ 데이지 체인(daisy chain) 방식의 우선순위 결정 우선순위 결정을 위한 장치를 하드웨어적으로 구성하는 방법으로 인터럽트 라인을 직렬로 연결하여 우선순위를 결정한다.(가) Daisy-Chaining 우선순위 인터럽트를 발생하는 모든 장치들을 직렬로 연결하여 우선순위를 결정하는 방식이다. 우선순위가 가장 높은 장치를 선두로 순위에 따라 연결한 후에 CPU와 인터럽트 장치간의 연결한다.daisy-chain 우선순위 인터럽트 인터럽트 요구라인은 모든 장치에 공통이며, 와이어드 논리(wired logic)연결로 구성된다. 낮은 레벨의 장치가 인터럽트 요청을 하면 인터럽트 입력이 활성화되고 CPU는 인터럽트 승낙 라인을 활성화하여 이에 응답한다. 이 응답신호는 PI(priority in)의 입력으로 받아들여져서 요청하지 않았던 장치에서는 PO(priority out)를 통해 다음 장치로 입력되며, 요청한 장치에서는 PO의 출력을 0으로 한다. PO를 0으로 한 인터럽트 장치는 인터럽트 벡터주소를 데이터 버스에 실어 CPU에 보낸다.한 단위의 데이지 체인 우선순위한 단위의 데이지 체인 우선순위 배치 장치가 CPU에 인터럽트를 요청하면 RF 플립플롭을 세트한다. RF 플립플롭은 개방 콜렉터 인버터를 통해 CPU에 인터럽트 요청하고, PI=0이면 PO와 VAD(vector address) 활성화 신호가 0으로 되며, PI=1이고 RF=0이면 PI=1이 되어 VAD는 비활성화 된다. 장치는 PI=1, RF=1일 때만 동작하며, 이 조건은 PO를 0으로 하고 VAD를 활성화한다. RF FF은 CPU가 벡터주소를 받은 충분한 시간 뒤에 리세트 된다.(나) 병렬 우선순위 인터럽트 각 장치의 인터럽트 요청에 따라 각 비트가 개별적으로 세트될 수 있는 인터럽트 레지스터(H/W적으로 셋)를 사용하며, 우선순위는 이 레지스터의 비트의 위치에 의해 결정한다. 각 인터럽트 요청의 상태를 조절할 수 있는 마스크 레지스터(S/W적으로 셋)를 가진다. 마스크 레지스터는 높은 순위의 인터럽트가 서비스 받고 있을 때 낮은 순위의 인터럽트가 비활성화 되며, 낮은 순위의 인터럽트가 서비스 받을 동안 높은 순위의 장치가 인터럽트 요청 가능하다. 4개의 인터럽트 소스를 갖는 우선순위의 논리회로 그림이 다음과 같다.우선순위 인터럽트 H/W각각의 장치는 인터럽트 레지스터의 각 비트에 연결하고, 인터럽트 레지스터의 비트와 이에 대응하는 마스크 레지스터의 비트는 AND 게이트로 연결되어 우선순위 인코더로 입력된다. 인터럽트는 대응하는 마스크 비트가 1일 경우에만 인식되며, 우선순위 인코더는 벡터주소 (VAD)의 두 비트를 출력하며, 이것은 버스버퍼를 통해 CPU에 전달한다. 인코더의 다른 한 출력은 마스크 되지 않은 인터럽트가 발생하였을 경우에 인터럽트 상태 플립플롭(IST)을 세트시킨다. IEN은 인터럽트 시스템에 대한 전반적인 제 어를 담당하는 프로그램에 의해 그 값이 결정된다. IST와 IEN을 AND연산한 결과가 CPU에 대한 인터럽트 신호가 되며, CPU의 인터럽트 승낙(INTACK)신호는 출력 레지스터의 버스버퍼를 enable 하여 벡터주소가 데이터 버스에 놓이도록 한다.(3) 인터럽트 서비스 소프트웨어 루틴 우선순위 인터럽트 시스템은 인터럽트 요청을 서비스하거나 인터럽트 하드웨어 레지스터를 관리하기 위해 소프트웨어 루틴 필요하므로, 인터럽트 시스템을 관리하기 위해 메모리 내에 프로그램이 위치해 있다. 각 장치는 지정된 벡터주소에 저장된 JUMP명령어를 통해 도달할 수 있는 자신의 서비스 프로그램을 갖는다. 각 루틴의 상징적 이름은 서비스 루틴의 시작주소를 표시하고, 스택은 인터럽트 완료 후에 돌아갈 주소를 저장한다.인터럽트를 서비스하기 위해 메모리에 저장된 프로그램데이지 체인 우선순위 인터럽트를 공부하면서, 우선순위 인터럽트에 대한 조사를 더해서 레포트를 제출합니다. 이상입니다.{nameOfApplication=Show}

공학/기술| 2014.01.29| 19페이지| 1,500원| 조회(505)

인터럽트, 폴링, 우선순위, 데이지체인, 데이지체인우선순위

미리보기

닫기
Simulation & Emulation

Simulation Emulation컴퓨터 공학과목 차1.2. Simulation3. Simulation Emulation 차이점4. PSTN/ISDN 에뮬레이션과 시뮬레이션EmulationEmulator에뮬레이터 [emulator]2.TWO1.ONE컴퓨터 사용시의 여러 제약을 극복하고 호환성을 실현하는 방법의 하나로 사용된다. 흉내내다(emulate)라는 뜻에서 붙여진 이름인데, 본래의 기능을 흉내내어 유사한 기능을 할 수 있도록 했다는 뜻에서 사용하게 되었다.예를 들어 하나의 프로그램을 실행시킬 때 사용중인 컴퓨터의 입출력 장치 등의 조건이 실행 프로그램과 일치하지 않는다면 프로그램은 절대로 실현되지 않는데, 이러한 상황에서 프로그램이 작동되도록 하는 방법으로 많이 이용된다.Emulator에뮬레이터 [emulator]PC통신에 접속한 개인용 컴퓨터를 호스트 컴퓨터의 단말기처럼 동작하게 하는 통신 에뮬레이터와 같은 프로그램이 대표적이다.SimulationSimulation 물리 ·사회 현상의 모의(模擬)모형 중심의 장치 또는 수리(數理) 모델 연산용(演算用) 컴퓨터 등을 말한다. 시뮬레이터는 보통 각각의 용도가 분명히 정해져 있는 이른바 단능기이며 용도에 대응하여 여러 가지 장치가 만들어져 있다. 메커니즘도 풍동 실험이나 수조(물탱크) 실험과 같은 모형 중심의 것, 또는 중심이 되는 현상의 방정식을 아날로그계산기로 나타내는 장치(단능시뮬레이터), 디지털계산기(더 직관적인 수식을 쓰고 때로는 확률적 요소까지 곁들여서 풀이함)와 아날로그계산기를 결합한 장치, 물리현상을 똑같은 방정식으로 나타내는 전기현상으로 바꾸는 직접상사계산기(直接相似計算機) 등 여러 가지이다. 용도는 연구용이 주이며, 여러 종류의 전력계통 모의장치, 유도비행체 시뮬레이터, 원자로 운전제어 시뮬레이터 등이 있다. 이 밖에 훈련용 시뮬레이터가 있는데, 이것은 비행기나 자동차 ·전동차 등의 조종훈련에서 실물을 사용하여 훈련하는 것이 경제상 ·실용상 곤란한 경우에 도움이 된다.Simulation EmulationSimulation Emulation 시뮬레이션(Simulation)과 에뮬레이션(Emulation)은 어떤 시스템의 일부 또는 전체를 흉내 낸다는 것에 공통점이 있다. 시뮬레이션은 실시간성이 없고, 외부와의 인터페이스가 실제와 다르다. 에뮬레이션은 실시간성이 있고, 외부와의 인터페이스가 원래 시스템과 동일하다. 여기서 말하는 실시간성이라는 것은 원래 시스템이 동작하는 시간과 일치하는 지 여부를 말한다. 에뮬레이션에서 외부 인터페이스가 원래 것과 같기 때문에 원래 시스템과 1:1 대치가 가능하다. 그래서, 시뮬레이션은 주로 최종 결과를 얻어내기 위해 사용되지만, 에뮬레이션은 그 동작과정을 필요로 할 때 주로 사용한다.Simulation Emulation에뮬레이터와 시뮬레이터의 차이점 시뮬레이터(simulator)와 에뮬레이터(emulator)는 둘 다 자신이 어떤 다른 하드웨어나 소프트웨어인 것처럼 흉내 내주는 역할을 하는 프로그램을 말합니다. 차이점이 있다면 시뮬레이터는 사람을 위해서 흉내 내주는 프로그램이고, 에뮬레이터는 하드웨어나 소프트웨어를 위해서 흉내 내주는 프로그램입니다. 시뮬레이터의 예는 전기/전자 회로 시뮬레이터( PSpice, MATLAB), 구조물 파괴 시뮬레이터(AutoCAD, MATLAB), 비행 시뮬레이션 게임, 실시간 전략 시뮬레이션 게임 등 사람이 실제로 어떤 일을 해보기 전에 가상으로 실험해보기 위한 목적 또는 재미있는 요소만 흉내를 내는 목적으로 사용됩니다.Simulation Emulation에뮬레이터와 시뮬레이터의 차이점 반면 에뮬레이터의 예는 MAME(업소용 게임 에뮬레이터), WINE (Linux에서 쓰이는 Windows 에뮬레이터), 3-버튼 에뮬레이터(2-버튼 마우스의 두 버튼을 동시에 누르면 중간 버튼으로 처리)등이 있습니다. 시뮬레이터와의 차이점은 사람을 위해서 흉내 내는 것이 아니라 하드웨어나 소프트웨어를 위해서 흉내 낸다는 차이점이 있습니다. 시뮬레이터는 현실세계를 간략화 하고 인간에게 관심 있는 것만 표현합니다. 예를 들어 구조물 파괴 시뮬레이터는 구조물의 제질, 구조물의 무게 등만 다루며 구조물의 색상은 고려하지 않습니다. 또한 시뮬레이션의 요구되는 정밀도에 따라 영향을 적게 미치는 변수(지면의 기울기, 파괴 당시 부는 바람의 방향, 세기 등)는 고려하지 않을 수 도 있습니다. 그러나 에뮬레이터는 대상 하드웨어나 소프트웨어가 요구하는 사항을 모두 만족해야 합니다. WINE의 경우 Windows용 소프트웨어가 요구하는 Windows식 메모리 관리, Windows식 네트 웍 접근, Windows식 파일시스템을 정확히 흉내내야 합니다. WINE의 경우 이것이 완전하지 않아서 WINE상에서 작동하지 않는 프로그램이 많습니다.PSTN/ISDN 에뮬레이션과 시뮬레이션PSTN/ISDN 에뮬레이션과 시뮬레이션 PSTN( Public Switched Telephone Network) ISDN( Integrated Services Digital Network) 서비스는 아직 널리 쓰이고 있으며 종단 사용자들은 여기에 익숙하므로 NGN에서도 PSTN/ISDN 유사(PSTN/ISDN-like) 서비스가 계속 제공될 것으로 기대하고 있다. 이러한 측면에서 ITU-T에서 표준화 사안별로 더욱 빠른 NGN 표준화 작업을 위해 구성한 FGNGN에서도 PSTN/ISDN 에뮬레이션 및 시뮬레이션 서비스에 대한 표준화 작업이 활발하게 이루어지고 있다. 여기에서 IP( Internet Protocol) 기반시설에 대한 적응을 통해 PSTN/ISDN 서비스 능력과 인터페이스를 제공하는 것을 PSTN/ISDN 에뮬레이션(PSTN/ISDN Emulation)이라고 하고 IP 인터페이스와 IP 기반시설 위에서 세션 제어를 이용하여 PSTN/ISDN 유사 서비스를 제공하는 것을 PSTN/ISDN 시뮬레이션(PSTN/ISDN Simulation)이라고 한다.NGN에서의 에뮬레이션과 시뮬레이션PSTN/ISDN 에뮬레이션과 시뮬레이션PSTN/ISDN 에뮬레이션과 시뮬레이션 그림에서 ADF1(Adaptation Function type 1)은 NGN이 사용자와 서비스 프로파일을 포함하는 전체 NGN 계정을 사용자 장치에 제공하게 되어 있다. 이때, NGN 측면에서 사용자는 다른 NGN 서비스로부터 본질적으로 구별될 수 없는 정상적인 NGN 서비스를 제공받는다. ADF2(Adaptation Function type 2)는 사용자 장치가 기존 기술에서 제공되는 PSTN/ISDN 서비스로부터 본질적으로 구별될 수 없는 표준 PSTN/ISDN 서비스를 제공받게 해준다. NGN 관점에서는PSTN/ISDN 에뮬레이션 서비스가 제공된다. ADF1과 ADF2는 게이트 웨이 내에 구현되며 기존 사용자 장치와 NGN 사이에서 프로토콜과 매체 변환을 제공한다.PSTN/ISDN 에뮬레이션과 시뮬레이션PSTN/ISDN 에뮬레이션과 시뮬레이션PSTN/ISDN 에뮬레이션은 잠재적으로 PSTN/ISDN 서비스 능력과 인터페이스를 제공하고 종단 사용자를 중심망(Core Network)의 변화에 관계없이 상태를 유지하게 할 수 있다. PSTN/ISDN 시뮬레이션은 잠재적으로 종단사용자의 요구에 부응하는 PSTN/ISDN 유사 서비스를 제공할 수 있다.PSTN/ISDN 에뮬레이션과 시뮬레이션PSTN/ISDN 에뮬레이션과 시뮬레이션PSTN/ISDN 에뮬레이션과 시뮬레이션 패턴 1: 이 경우, 기존의 사용자 장치는 UNI( User Network Interface)의 망측에 있는 적응 기능(예컨대 ADF2)를 통해 NGN에 연결된다. 이 구성은 PSTN/ISDN을 에뮬레이션 하는 데에 사용된다. 이 경우, 기존의 사용자 장치는 계속 사용된다. 패턴 2: 이 경우, 기존의 사용자 장치는 UNI의 사용자 측에 있는 적응 기능(예컨대 ADF1)를 통해 NGN에 연결된다. 이 구성은 PSTN/ISDN 시뮬레이션 중에 기존의 사용자 장치를 쓰고자 할 때 사용된다. 패턴 3: 이 경우, NGN 사용자 장치는 NGN에 직접 연결된다.이상 에뮬레이션과 시뮬레이션에 대한 레포트를 마칩니다.{nameOfApplication=Show}

공학/기술| 2014.01.29| 15페이지| 1,500원| 조회(173)

데이터통신, 시뮬레이터, simulation, emulation, 에뮬레이더

미리보기

닫기
RISC & CISC

RISC(Reduced Instruction Set Computer) 1970년대에 등장한 RISC 방식은 최신 프로세서의 핵심 기술로, CPU에서 수행하는 모든 동작의 대부분이 몇 개의 명령어만7으로 가능하다는 사실을 전제로 하고 있다. 인텔과 경쟁하며 제품을 개발하던 모토롤라(Motorola)의 프로세서를 사용한 애플(Apple)의 매킨토시 컴퓨터에는 68 계열의 프로세서가 장착되어 있는데, 이 프로세서가 CISC(Complex Instruction Set Computer) 방식을 채택하고 있다. 모토롤러의 RISC계열로는 88계열이, 인텔에서는 x60계열이 있었다. 말 그대로 간단한 명령어만으로 구성되는 CPU이다. 그래서, 인텔 CPU 기반으로 개발된 프로그램은 매킨토시에서 사용할 수 없었는데, 이것은 CPU 아키텍처가 다르기 때문이다.RISC CPU는 고정된 길이의 명령어를 사용하고 명령어의 종류가 미리 정해져 있으므로 해석 속도가 빠르고 여러 개의 명령어를 처리하기에 적합하다는 장점이 있다. 특히, 분기 위치가 정해져 있고 비순차 처리도 가능하다. 그러나, 처리 비트 단위가 변하거나 CPU의 구조가 조금만 바뀌어도 하위 프로세서와의 호환성이 떨어지므로 문제가 발생한다. 이것은 하위 컴퓨터의 표준이 될만한 호환 명령어라는 개념이 없고 프로세서의 단계에 따라 최적의 명령어가 정해져 있기 때문이다. 이처럼 RISC 방식의 대표적인 CPU인 모토롤라 68 계열은 소프트웨어의 호환성 결여 때문에 인텔에 비해서 뛰어난 성능을 가지고 있음에도 불구하고 많은 사용자를 확보하지 못하고 있다. 단지 고성능의 대용량 데이터 처리가 필요하고 소프트웨어 활용이 비교적 고정되어 있는 워크스테이션을 중심으로 해서 많이 사용되고 있다. RISC는 명령어가 전부 1워드(word) 길이로 짧고 파이프라인(pipeline)과 슈퍼 스칼라(super scalar)를 통해서 멀티 태스킹이 가능하므로 CISC에 비해서 많은 레지스터를 가지고 있다는 특징을 가진다.◎ RISC(Reduced Instruction Set Computer) 명령 ○ RISC의 명령어 - 메모리와 CPU사이의 통신을 할 때 LOAD와 STORE 명령만 사용하도록 제한 - 다른 명령어들의 수행은 메모리 참조없이 CPU의 레지스터 안에서 수행된다 - X = (A + B)*(C + D) LOAD R1, A R1 ← M[A] LOAD R2, B R2 ← M[B] LOAD R3, C R3 ← M[C] LOAD R4, D R4 ← M[D] ADD R1, R1, R2 R1 ← R1 + R2 ADD R3, R3, R4 R3 ← R3 + R4 MUL R1, R1, R3 R1 ← R1 + R3 STORE X, R1 M[X] ← ACRISC방식 RISC 방식은 명령어 수를 줄이는 대신 CPU 내부 캐쉬, 수퍼스칼라, 파이프 라이닝, 비순차 명령 실행, 레지스터 개수 증가 등 CPU 의 근본적인 기능을 향상시켜 CISC에 비해 월등히 높은 처리 속도를 가질 수 있게 되었다. 95% 이상은 1클록에 명령이 완성된다고 한다. 장점으로는 전체적으로 RISC프로세서는 CISC프로세서보다 수행속도가 빠름 하나의 명령어가 단순하여 그 처리 속도가 빠르다. 단점으로는 복잡한 명령어를 사용하려면 많은 명령어를 실행해야하는 단점이 있다.CISC(Complex Instruction Set Computer) 인텔의 8086은 16비트 프로세서로, 명령어의 길이가 1바이트에서 8바이트까지 가변적으로 구성되어 있다. 명령어가 가변적이고 복잡하므로 CISC 방식이라고 하는 것이다. 이 구조는 가능한 한 명령어의 길이를 줄여서 명령어의 디코딩(decoding, 해석) 속도를 높이고 최소의 메모리 구조를 갖도록 하기 위해서 정해진 것으로, 하나의 프로세서가 일련의 명령어를 순차적으로 처리하기에는 무척 유용한 방법이며, CPU의 동작 속도가 높아짐에 따라 성능이 비례로 증가한다. CISC 방식은 32비트 프로세서인 80386까지도 아무런 문제없이 적용된 기술이므로 완벽한 하위 호환성을 유지할 수 있었다그러나, 80486이 등장하면서 단순히 CPU의 클럭(clock, 동작 속도)을 높이는 방식으로 성능 향상을 기대할 수 없으므로 CISC 방식의 문제점이 드러나기 시작했다. 클럭에는 한계가 있기 때문이다. 그래서, 한번에 여러 개의 명령어를 동시에 수행할 수 있는 기술이 필요하게 되었다. 즉, 동일한 클럭에서 두 개의 명령어를 한번에 처리하게 되면 두 배의 성능 향상을 기대할 수 있기 때문이다. 그러나, 슈퍼 스칼라(super scalar) 구조에서는 명령어의 길이가 가변적이기 때문에 순차적으로 해석해야 하고 조건/비조건 분기가 중간에 자주 등장하므로 여러 개의 명령어를 처리하기에는 적합하지 못했다. 결국, 펜티엄부터 RISC86이라는 기법이 사용되었다. 이 방식은 AMD의 인텔 호환 CPU에서 사용된 기술로, 명령어의 해석 부분을 기존의 슈퍼 스칼라 방식으로 유지하면서 독립된 장치로 설계하여 연속적이고 고속으로 명령어를 RISC 방식으로 변환시키는 것이다. 그리고, 실제로 연산을 처리하는 장치는 RISC 방식으로 처리하여 여러 개의 명령어를 처리할 수 있도록 하는 방식이다. 그래서, 인텔 펜티엄 프로세서는 최대한 두 개의 명령어를 동시에 처리할 수 있는 것이다CISC방식 CISC 방식의 경우 사용되는 모든 명령어들을 내장하고 있지만 실제 주로 사용되는 명령어들은 그 중 10% 이하에 불과하다. 이에 착안해서 만들어진 것이 RISC 방식으로서 사용빈도가 높은 명령어들만을 내장하여 CPU 를 구성하게 된다. 수많은 명령어를 전부다 기록하여 쓰는 CPU이다 주로 인텔의 CPU 방식입니다. 복잡한 프로그램을 적은 수의 명령어로 구성할 수 있는 장점이다 단점으로는 복잡한 명령어의 실행을 위한 복잡한 회로가 이용되므로 생산가가 비싸고 전력 소모가 많아 열이 많이 발생한다.RISC마이크로프로세서 -CPU의 명령어를 최소화하여 단순하게 제작된 프로세서를 말함. -속도가 빠르고, 가격이 싸며, 다양한 기술의 이용이 가능함 -네트워크 서버용, 워크스테이션에 주로 이용된다. -전체적으로 RISC프로세서는 CISC프로세서보다 수행속도가 빠름 -하나의 프로그램을 수행하려면 RISC 프로세서는 CISC보다 많은 명령어를 실행해야 하지만 하나의 명령어가 단순하여 그 처리 속도가 빠르다 CISC마이크로프로세서 -복잡하고 기능이 많은 명령어로 구성된 프로세서를 말함 -속도가 느리고 가격이 비쌈 -PC에서 사용되는 386, 486, 펜티엄에 사용됨. -복잡한 프로그램을 적은 수의 명령어로 구성할 수 있는 장점 -복잡한 명령어의 실행을 위한 복잡한 회로가 이용되므로 생산가가 비싸고 전력 소모가 많아 열이 많이 발생함끝으로… 간단히 설명하자면 RISC 는 명령어를 줄여서 수가 적기 때문에 명령어 크기를 일정하게 만들 수 있습니다. RISC 는 속도가 빠른 대신 호환성이 떨어집니다. 이번 레포트를 통해 RISC와 CISC에 대해 공부 하였고, 많은 정보를 얻을 수 있었습니다. 더욱 더 열심히 하겠습니다. 이상입니다.{nameOfApplication=Show}

공학/기술| 2014.01.29| 10페이지| 1,000원| 조회(222)

마이크로프로세서, risc, cisc

미리보기

닫기
RS 232 포멧정리와 패리티비트

목 차RS-232 기수 패리티 비트RS-232RS-232란 무엇인가?RS-232C는 컴퓨터들과 관련 장치들 간에 비교적 느린 속도의 직렬 데이터 통신을 하기 위한 물리적 연결과 프로토콜에 관해 기술하고 있는 오래된 표준이다 (현재의 버전이 C 이다). 이 표준은 원래는 텔레타이프 장치들을 위해 산업계의 업체 모임인 EIA (Electronic Industries Association)에 의해 정의되었다. 그 내용은 데이터단말기(DTE: Data Terminal Equipment)와 데이터통신기(DCE: Data Communication Equipment)사이의 인터페이스에 대한 전기적인 인수, 컨트롤 핸드 쉐이킹, 전송속도, 신호 대기시간, 임피던스 인수 등을 정의하였으나 전송되는 데이터의 포맷과 내용은 지정하지 않으며 DTE간의 인터페이스에 대한 내용도 포함하지 않는다.RS-232 통신RS-232C는 컴퓨터가 모뎀과 같은 다른 직렬장치들과 데이터를 주고받기 위해 사용하는 인터페이스이다. 컴퓨터로부터 나오는 데이터는 보통 마더보드 상에 있는 UART 칩에 의해 DTE 인터페이스로부터 내장(또는 외장) 모뎀이나 기타 다른 직렬장치들로 전송된다. 컴퓨터 내에 있는 데이터는 병렬회로를 따라 흐르지만 직렬장치들은 오직 한번에 한 비트씩만을 처리할 수 있기 때문에, UART 칩이 병렬로 되어 있는 비트들을 직렬 비트 열로 변환시킨다. 모뎀이나 다른 직렬 장치와 RS-232C 표준에 입각하여 통신하는 PC의 DTE 에이전트도 역시, DCE 인터페이스라고 불리는 보완적인 인터페이스를 가지고 있다.RS-232 통신RS-232C는 2개의 송.수신 신호선과 5개의 제어선 그리고 2개의 접지선이 필요하다. 참고로 RS-232C 에서의 232는 전기공업협회에서 232번째 제정한 규정이라는 것이다.( RS-232C : Recommended Standard 232 Revision C ) 따라서 직렬통신의 단점을 보완하는 규정들이 422번째,485번째 만들어지게 되었고 그들을 RS-42판정하게 된다. 또 출력(송신)시에는 2진 값 '0'과'1'을 각각 +12V, -12V의 전압 값으로 표현한다. 여기서 입력과 출력시의 전압 값이 서로 다른 것은 전송중의 전압감쇄나 잡음을 고려하였기 때문이다. 또 이 접속규격의 데이터 속도는 20kbps이상 전송거리는 15m이하이다추가설명RS-232 란? 간단히 이야기하자면 컴퓨터에서 COM포트라고 생각하면 된다. RS-232 통신 프로그램 작성방식은 어떤 것 들이 있는가? 오버랩드 I/O방식 – 운영체제가 I/O를 처리해주고,I/O가 일어났음 을 프로그램에게 알려주는 방식. 하드웨어 방식과 가장 유사하므로 가장 빠른 처리가 가능하다. 쓰레드 방식 – 쓰레드를 만들어 쓰레드가 I/O를 처리하는 방식. 쓰레드가 생성되므로 약간의 오버헤드가 있다. 폴링 방식 – 타이머를 사용해서 일정시간마다 입력데이터를 처리하는 방식. 쓰레드 방식에 비해 정확성이 떨어진다.RS-232 핀 배치 및 명칭코넥터 사양핀 구성도25핀9핀Signal Name입/출력 구분 설명11FG보호용 접지22TXD출력 송신 데이터33RXD입력 수신 데이터44RTS출력 송신 요구75CTS입력 송신 허가66DSR입력 데이터 세트 레디57SG신호용 접지88CD입력 수신 캐리어 검출79DTR출력 데이터 단말 레디신호선에 대한 설명TXD : Transmit Data 비 동기식 직렬통신 장치가 외부 장치로 정보를 보낼 때 직렬통신 데이터가 나오는 신호선 이다. RXD : Receive Data 외부 장치에서 들어오는 직렬통신 데이터를 입력 받는 신호선 이다. RTS : Ready To Send 컴퓨터와 같은 DTE장치가 모뎀 또는 프린터와 같은 DCE장치에게 데이터를 받을 준비가 됐음을 나타내는 신호선 이다.신호선에 대한 설명CTS : Clear To Send 모뎀 또는 프린터와 같은 DCE 장치가 컴퓨터와 같은 DTE장치에게 데이터를 받을 준비가 됐음을 나타내는 신호선이다. DTR : Data Terminal Ready 컴퓨터 또는 터미널이 모뎀에게 자신이 rier Detect 모뎀이 상대편 모뎀과 전화선등을 통해서 접속이 완료되었을 때 상대편 모뎀이 캐리어 호를 보내오며 이 신호를 검출 하였음을 컴퓨터 또는 터미널에 알려주는 신호선이다. RI : Ring Indicator 상대편 모뎀이 통신을 하기 위해서 먼저 전화를 걸어오면 전화 벨이 울리게 된다. 이때 이 신호를 모뎀이 인식하여 컴퓨터 또는 터미널에 알려주는 신호선이며 일반적으로 컴퓨터가 이 신호를 받게 되면 전화벨 신호에 응답하는 프로그램을 인터럽터 등을 통해서 호출하게 된다.결선도DTE to DCE 9 Wire CablesDTE to DCE 8 Wire Cables결선도DTE to DTE 3 Wire CablesDTE to DTE 7 Wire CablesRS-232C왼쪽 그림은 RS 232C 신호 레벨을 나타낸 것으로 3V 이상의 신호 논리적으로 0을 나타내며 –3V이하의 전기적 신호가 들어오면 논리적으로 1을 나타내게 된다. 이를 이용하여 디지털 데이터를 전송 할 수 있다.RS – 232CRS-232C는 「 Recommend Standard number 232 」의 약어이고,「 C 」는 표준 규격의 최신판을 나타내는 것이다．거의 대부분의 PC의 시리얼 포트는 RS-232C의 서브 세트(9핀)가 표준 장비되어 있다．풀 규격은 25-pin의 D 형태 커넥터로，이 중 22핀을 통신에 사용한다. 그러나，보통의 PC 통신에서는 이들 대부분의 핀은 사용되지 않는다．대부분의 최신 PC에는 통상 수컷(male)의 9핀 D 타입 커넥터가 장비되고 있다. RS232 통신에서 가장 중요한 점은 기준이 필요하다는 것이다. 위에서 말한 3V, -3V등은 기준 값으로 부터 얼마만큼의 에너지를 갖느냐는 말인데 만약 통신하는 두 장비의 기준점이 틀리 다면 정상적인 통신을 할 수 없다는 말이 된다. 양단에 기준점을 맞춰주는 작업이 Gnd 선을 연결 하는 것인데 RS232 통신은 최소한 3가닥(Tx, Rx, Gnd)이 연결되어야 정상적인 송수신 작업이 이루어 질 수 있다.패리티 비트과정에서 외부 잡음, 전압의 불안정 등에 의해 신호 내용에 변화가 생겨 0 이 1 로 또는 1 이 0 으로 바뀌는 경우가 발생할 수 있다. 전송 도중에 발생할 수 있는 1비트의 오류를 탐지하고 정정하기 위한 방법으로 송신 측에서는 자료 비트에 1개의 패리티 비트를 첨가하여 송신한다.패리티 비트정보의 비트에 패리티 체크 비트를 추가하여 검사하는 방법으로 오류를 검사할 수 있다. 하나의 문자나 숫자를 표현하기 위해서는 6∼8개의 비트가 필요하다. 그러나, 실제로는 그 외에 한 개의 비트가 더 추가되며 이는 실제 자료의 표현과는 전혀 무관한 기능을 가진다. 즉, 데이터를 원거리에 전송하거나 대량의 정보를 주고 받을 때 주위의 조건에 EK른 노이즈(noise)라든지 회로상의 잘못으로 오류가 생길 가능성이 많다. 이러한 오류를 완전히 없애기는 어렵지만 일반적으로 채용되고 있는 방법 중의 하나가 패리티 검사이다.패리티 비트이러한 비트를 패리티 비트(parity bit), 또는 체크 비트(check bit)라고 하며, 코드의 오류를 검출하기 위해 필요하다. 패리티 비트는 이용방식에 따라 홀수 패리티(odd parity)방식, 즉 1로 표시되는 비트의 총수가 홀수개가 되도록 하는 방식과 짝수 패리티(even parity) 방식, 즉 1로 표시되는 비트의 총 수가 짝수개가 되게 하는 방식의 형태가 있으며 대부분의 컴퓨터가 기수 패리티 방식을 사용하고 있다. 그러므로 패리티 비트가 추가된 데이타를 전송하면 수신측에서는 미리 정해진 패리티 방법에 의해서 1로 표시된 비트의 총 수를 집결하게 되어 데이타의 정확성을 점검하게 된다. 따라서 이 체크 방법은 오류가 검출할 수는 있으나, 검출된 오류가 교정하는 기능은 없다.패리티 비트종 류의 미코드패리티 비트를 포함한 경우Odd parity (홀수 패리티)항상 1이 홀수 되도록 패리티 비트가 세트000001 0000110*************even parity (짝수 패리티)항상 1이 짝수가 되도록 패리티 비트가 세트000001 0부를 확인하는 중이라는 말로 이해하면 됩니다. 패리티 체크 방식에도 여러 가지가 있습니다.패리티 체크 방식기수 패리티비트의 발생과 패리티 검사기패리티 체크 방식수직 패리티 방식 :가장 간단한 비트 에러 검출방식. 수직 방향으로 1단위의 패리티를 부가사여 각 부호의 1의 개수가 짝수 또는 홀수인지를 판정하는 방식.동시에 두 개의 비트에서 오류가 발생시 오류검출이 불가. 정보전송량이 적고 저속의 비 동기식 전송 방식에 사용. 2. 수평 패리티 방식 : 1블록마다 패리티 비트를 수평방향에 넣고 수직 패리티 방식과 동일하게 오류를 판정하는 방식.문자의 수평방향으로 배타적 논리합을 누적으로 계산하여 그 결과에 근거를 두어 에러를 검색하는 방법.오류가 발생한 비트의 개수가 짝수일 때는 오류 검출이 불가.패리티 체크 방식3. 수평, 수직 패리티 방식 : 수평, 수직 패리티 검사를 동시에 하는 방식. 불록 내의 각 문자는 수평 패리티 검사를, 모든 문자는 수직 패리티 검사를 사용함. 단일 패리티 체크보다는 오류 검출확률이 높아짐.패리티(parity) 검사패리티(parity) 검사가장 간단한 오류검출방식으로 보통 ASCII코드 전송 시에 각각의 비트에 한 비트의 오류검출용 패리티 비트를 첨가한다. 송신하고자 하는 비트들의 끝에 패리티 비트를 추가하여 전송된 비트들의 '1'의 개수가 짝수 또는 홀수가 되게 한다. 홀수 패리티를 사용하여 ASCII코드 1110001 을 전송하는 경우, 실제 전송은 11100011 을 보내게 된다. 패리티 검사는 한 비트의 오류밖에 검사할 수 없다.패리티(parity) 검사홀수 패리티 : 비트 내의 '1'의 수가 홀수가 되도록 함. 짝수 패리티 : 비트 내의 '1'의 수가 짝수가 되도록 함. 홀수 패리티 검사를 대부분 사용 (절단 등의 장애 발생 시 전체 비트를 0로 수신)패리티 비트의 장/단점장 점 : 한 비트만으로 에러 검출 가능 단점 : 스스로 에러를 교정할 수 없음. 두 비트 이상에서 에러 발생시 에러 검출 불가능.패리티 비트의 작용여분의 w}

공학/기술| 2014.01.29| 34페이지| 1,500원| 조회(314)

RS232, BIT, Parity, 패리티비트, RS 232 포멧정리와 패리티비..

미리보기

닫기
인터럽트 처리과정

목 차1.인터럽트의 정의 2.인터럽트의 종류 3.인터럽트의 우선순위 제어 4.인터럽트 발생원 5.폴링순서 6.인터럽트 처리과정 7.인터럽트 제어 레지스터 8.IE 레지스터 9.IP 레지스터인터럽트의 정의◎ CPU 내부 또는 외부의 요구에 의해서 정상적인 프로그램의 실행 순서를 변경 하여 보다 시급한 작업. (인터럽트 서비스 루틴 interrupt service routine)을 먼저 수행한 후에 다시 원래의 프로그램으로 복귀 하는 것. ◎ 주변 장치 측으로부터의 발생 시기를 예측하기 어려운 비동기적인 (envent)을 CPU가 빠르게 처리인터럽트의 정의◎ 서로 비동기적으로 동작하는 CPU(고속으로 동작)와 주변장치(저속으로 동작)사이의 효율적으로 일을 수행하는 중요한 수단이 된다. * 인터럽트 처리 프로그램: ISR(interrupt service routine) 혹은 interrup handler ◎ 고정 번지 방식: 8051 에서는 ISR의 시작 번지를 지정해 놓아 인터럽트 발생 시 그 번지로 가서 실행이 된다. ◎ 벡터 방식Power On Reset0000HExternal Interrupt 00003HTimer 0 Overflow000BHExternal Interrupt 10013HTimer 1 Overflow001BHSerial Receive/Transmit0023HTimer 2 Overflow002BH인터럽트의 종류1) 인터럽트의 발생 원인에 따른 분류 ☞ 하드웨어 인터럽트 - 내부 인터럽트(0으로 나누기, 불법적 명령어, 스택 overflow) - 외부 인터럽트(전원이상, 타이밍 장치, I/O 인터럽트) ☞ 소프트웨어 인터럽트 (명령 잘못에 의한 인터럽트, 명령실행결과 이상 exception ) 2) 인터럽트 발생시 마이크로 프로세서의 반응 방식에 따른 분류 ☞ 차단 가능 인터럽트(markable interrupt) ☞ 차단 불가능 인터럽트(non-markable interrupt) IE register로 인터럽트 처리 여부를 설정 하므로 8051에의 조절에 의해 결정 IE 레지스터는 비트 주소 가능한 레지스터이므로 해당 비트별로 인터럽트를 enable 가능2)인터럽트 차단 가능 불가능인터럽트의 우선순위 제어 ◎ 서로 다른 우선순위 레벨을 가지는 인터럽트가 처리되고 있는 동안에 이보다 높은 레벨의 인터럽트가 발생할 경우 낮은 레벨의 인터럽트를 중단하고 높은 순위의 인터럽트를 먼저 처리한다. ◎ 현재 처리되고 있는 것과 동일한 우선 순의 레벨의 인터럽트나 이보다 낮은 레벨의 인터럽트는 발생 될 수 없다. ◎ 서로 다른 우선순위 레벨을 가지는 인터럽트들이 2개 이상 동시에 요청되면 가장 높은 순위의 인터럽트가 먼저 처리 된다우선순위 제어우선순위 제어1) 인터럽트 우선순위 제어의 필요성 ☞ 2개 이상의 주변장치가 동시에 신호를 보내 인터럽트를 요청하는 경우 ☞ 하나의 인터럽트가 서비스 되어 있는 동안에 또 다른 인터럽트가 요청 되는 경우 2) 언터럽트 확인 방법에 따른 인터럽트 우선순위 제어 ☞ polled interrupt : CPU가 각 주변 장치를 소프트웨어 적으로 차례로 폴링하는 순서에 의하여 인터럽트의 우선순위 결정 * 우선순위 변경 가능 ☞ vectored interrupt : 하드웨어 인터럽트 인터페이스가 우선순위 결정 인터럽트 마스크 레지스터 또는 인터럽트 허용 레지스터를 가지고 있어서 인터 럽트 허용 여부를 설정. * 인터럽트 우선순위 제어 레지스터로 우선순위 결정인터럽트 발생원외부인터럽트 0(/INT0)타이머인터럽트 0(TF0)외부인터럽트 1(/INT0)타이머인터럽트 1(TF1)직렬 포트 인터럽트타이머인터럽트 2(TF2)높은 우선순의 인터럽트인터럽트 폴링순서낮은 우선순의 인터럽트전체 disable개별 disablePolling 순서 외부인터럽트 0 타이머인터럽트 0 외부인터럽트 1 타이머인터럽트 1 직렬포트인터럽트Polling 순서Polling 순서인터럽트 폴링순서(동시요청시)우선순위인터럽트 원인1외부 인터럽트 02타이머/카운터 03외부 인터럽트 14타이머/카운터 15시리얼 인터럽트인터럽트 된다. L레벨의 인터럽트 발생 수행 중이면 새로운 높은 레벨의 인터럽트 발생시 새로운 높은 레벨의 인터럽트 먼저 수행한다.다중 인터럽트외부 에서 8051의 /INT0 나 /INT1에 L 에지 트리거 혹은 Low 레벨의 신호를 줌으로써 발생되는 인터럽트 IT0 및 IT1이 1이면 L 에지 트리거로 되고 0이면 L레벨 트리거로 된다.외부인터럽트타이머외부인터럽트타이머 인터럽트(TF0, TF1) 타이머/카운터에서 오버플로(over flow)가 일어남으로써 발생되는 인터럽트 직렬 포트 인터럽트(RI, TI) 직렬 I/O 포트에서 수신완료 혹은 송신완료를 하였을 경우에 발생되는 인터럽트이다.인터럽트 제어 레지스터→ TCON register와 SCON regiter를 이용하여 CPU에게 인터럽트를 요청한다는 것을 알리게 된다. 이 두 register는 SFR영역에 있으며 bit단위의 처리가 가능하다. ☞ 외부 인터럽트 INT0, INT1 * 외부 인터럽트란: 8051에는 외부에서 발생한 상황에 대한 처리를 위한 2개의 외부 인터럽트 핀이 존재한다. 이 외부 인터럽트 핀에 대해여 event 발생시 CPU가 제어를 해주는 것을 외부 인터럽트라 한다. → 외부 인터럽트 핀 : P3.2, P 3.3 ☞ TCON(Timer CONtrol)레지스터로 제어인터럽트 제어 레지스터※ TCON 레지스터의 구조bit 7bit 6bit 5bit 4bit 3bit 2bit 1bit 0TF1TR1TF0TR0IE1IT1IE0IT0* 상위 4비트는 타이머/카운터 제어에 사용하고 하위 4비트는 외부 인터럽트 제어에 사용한다.인터럽트 제어 레지스터※ TCON 레지스터 설명비트명위치설명10TF1bit 7타이머/카운터 1이 동작을 완료시 1로 자동 설정됨동작 완료TR1bit 6타이머/카운터 1의 동작 시작작동 개시0TF0bit 5타이머/카운터 0가 동작을 완료시 1로 자동 설정됨동작 완료0TR0bit 4타이머/카운터 0의 동작 시작작동 개시0IE1bit 3인터럽트 하강 에지신호가 있으면 1로 자동 설정됨I과 IE0 플래그는 레벨 모드로 설정되어 있을 경우에는 영향을 받지 않으며 인터럽트에도 영향을 주지 않는다.외부 인터럽트8051의 외부 인터럽트 입력모드 (x=0 or 1)에지 트리거 모드 (Edge Trigger Mode)로우 레벨 모드 (Low Level Mode)ITx = 1ITx = 08051에서 외부 인터럽트를 요청 받는 방법에는 에지 트리거 모드와 로우 레벨 모드 등 2가지가 있다.외부 인터럽트① 에지 트리거 모드(edge trigger mode) 이 모드는 신호가 바뀌는 시점을 중시하는 모드이며, 8051모드에서는 하강 에지만 사용 하므로 H레벨에서 L레벨로 떨어지는 순간만을 사용한다. 즉 인터럽트 요청을 받기 위해 사용할 신호가 평소 H레벨로 있다가 L레벨로 바뀌는 신호를 이용하여 인터럽트 요청을 한다. 또한 L레벨에서 H로 바뀌는 경우나 L레벨 상태로 계속 있는 것은 다음의 인터럽트 요청과는 무관하므로 인터럽트를 다시한번 요청하기 위해서는 반드시 H 레벨에서 L레벨로 바뀌는 것이 필요하다. 그리고 다음의 인터럽트 요청까지는 1머신 사이클(12클럭) 이상 H 상태로 있은 후에 가능하다.외부 인터럽트② 로우 레벨 모드 (Low level mode) 이 모드는 인터럽트 입력 신호가 L 상태이면 인터럽트를 요청한다. 만일 인터럽트 처리 프로그램이 끝난 후에도 L레벨로 있으면 같은 인터럽트가 다시 발생하게 된다. 로우 레벨 모드는 한 번의 인터럽트만 받는다면 에지 트리거 모드와 같이 동작한다. ☞ 데이터 통신에 사용하는 SCON( Serial Control ) * 내부에서 발생하는 인터럽트 신호를 설정하는 레지스터로서 8비트 중 TI와 RI 플래그가 인터럽트와 관련이 있다. TI비트는 송신 가능한 상태, 그리고 RI비트는 수신된 데이터가 있음을 알려준다. 다른 인터럽트 플래그와는 달리 TI와 RI는 자동으로 클리어 되지 않는다.IE 레지스터IE (interrupt Enable)레지스터 검출된 인터럽트의 허용 여부를 설정하는 레지스터이다. IE 레지스터는인터럽트 자체를 받을 것인가 받지 않을 것인가를 제어 하는데 사용한다.IE(interrupt Enable)레지스터IE 레지스터IE 레지스터비트명위치설명허용거부EAbit 7전체 인터럽트를 허용할 것인지를 설정10-bit 6EC (일반적으로 사용하지 않음)-bit 58052에서 ET2로 사용10ESbit 4시리얼 포트 인터럽트를 사용할 것인지 설정10ET1bit 3타이머/카운터1 인터럽트를 사용할 것인지를 설정10EX1bit 2외부 인터럽트1을 사용할 것인지를 설정10ET0bit 1타이머/카운터0 인터럽트를 사용할 것인지를 설정10EX0bit 0외부 인터럽트0을 사용할 것인지를 설정10IE(interrupt Enable)레지스터 설명* 인터럽트를 받기 위해서는 EA가 세트 되어있어야 한다.IP 레지스터인터럽트 우선순위 제어 레지스터의 각 비트를 셋 또는 클리어 시키면 그에 대응되는 인터럽트 요구에 대해서 높은레벨 혹은 낮은 레벨의 둘 중 하나의 인터럽트 우선순위가 결정된다. 인터럽트의 우선순위 제어 - 낮은 레벨로 설정된 인터럽트가 처리되고 있는 동안에 이보다 높은 레벨의 인터럽트가 발생할 경우 낮은 레벨의 인터럽트를 중단하고 높은 순위의 인터럽트를 먼저 처리한다. 현재 처리되고 있는 것과 동일한 우선순위 레벨의 인터럽트나 이보다 낮은 레벨의 인터럽트는 발생될 수 없다. 서로 다른 우선순위 레벨을 가지는 인터럽트들이 2개 이상 동시에 요청되면 가장 높은 순위의 인터럽트가 먼저 처리된다.IP 레지스터인터럽트의 우선순위를 설정하는 레지스터. IP 레지스터의 각 비트를 1 로하면 높은 레벨이 되고, 0 으로 하면 낮은 레벨이 된다.비트명위치설명설정비설정-bit 7예약되어 있는 비트 (생각할 필요 없음)10-bit 6프로그래머블 카운터 어레이 (80C51FA만 있음)10-bit 5타이머/카운터2 인터럽트용 (8052에서 사용)10PSbit 4시리얼 포트 인터럽트의 우선순위 높게 설정10PT1bit 3타이머/카운터1 인터럽트의 우선순위를 높게 설정10PX1bit 2외부 인how}

공학/기술| 2014.01.29| 29페이지| 1,000원| 조회(497)

레지스터, 인터럽트, Interrupt, 폴링, 제어 레지스터, ie레지스터, ip..

미리보기

닫기