*상* 스토어

*상*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

6개
전체 판매량

20개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 6개

다중화기

실험 3. 다중화기(multiplexer) 및 역다중화기 (demultiplexer)1. 이 론? 다중화기- 다중화기(MUX : Multiplexer)는 여러 개의 입력신호가 단일 회선을 공용할수 있도록, 다중 입력 중에서 하느를 선택하여 출력하는 역할을 수행한다.- 일반적으로 다중화기는 2ⁿ개의 입력선과 n개의 선택선, 그리고 1개의 출력선으로 구성되며, 여러 개의 입력으로부터 선택신호에 의해 1개의 출력이 선택되어지므로 데이터 선택기라고도 한다.- 간단한 다중화기의 예로써 4 × 1 Line Multiplexer의 블록도, 진리표 및 논리회로는 다음과 같다. ? 역다중화기- 역다중화기는 다중화기의 역기능을 수행하는 장치로 한 개의 입력을 여러 개의 출력선 중에서 선택하여 데이터를 출력하는 장치이다.- 일반적으로 역다중화기는 1개의 입력선과 n개의 선택선, 그리고 2ⁿ개의 출력선으로 구성되며, 한 개의 입력이 선택신호에 의해 여러개의 출력중에서 하나를 선택하여 전송되므로 데이터 분배기라고도 한다.- 역다중화기의 예로써 1×4 디멀티플렉서의 블록도, 진리표 및 논리회로는 다음과 같다. 2. 예비보고서(1) 32대1 MUX에서는 최소 몇 개의 선택선이 필요한가?32:1 Mux에서는 입력 32개를 출력 1개로 내보내는 역할을 한다.그러므로 선택선의 개수는 다음과 같이 구할 수 있다.32==> 선택선 5개 필요(2) 4대1 MUX에서의 두 선택 선을와라 하자. 이때 XOR 즉를 이 MUX로 구현하는 MUX 그림을 그려라.4:1 Mux에서 두 선택선을 A, B라 했다. 이 Mux를 사용하여 XOR를 구현하기 위해서는 아래와 같은 XOR의 진리표를 이용해야 한다.(3) 2개의 4대1 MUX를 갖는 74153 칩의 핀 구성도를 인터넷에서 찾아 그려라.(4) 앞 3번을 기초하여 74153으로 전가산기를 구현하는 pin 연결도와 반가산기를 구현하는 pin 연결도를 그려라.◆ 반가산기를 구현하는 pin 연결도Select 0 or 1◆ 전가산기를 구현하는 pin 연결도Select 0 or 1123*************81174LS04 NOT Gate3. 실험 순서1) ① 예비 보고를 바탕으로 74153 칩 하나로 반가산기를 구성한다.② 출력에는 LED를 달아서 제대로 동작하는지를 체크한다.③ 진리표를 작성하되 1과 0대신 입-출력 전압을 측정하여 기록한다.2) ① 예비 보고를 바탕으로 74153 칩 하나로 전 가산기를 구성한다.② 앞 1번 실험을 반복한다.3) ① 앞 1과 2의 실험 회로를 연결하여 2 bit 덧셈기를 구성한다.② 이것이 제대로 동작하는지를 LED를 사용하여 조교에게 확인 받는다.3. 실험 순서1) 예비 보고를 바탕으로 74153 칩 하나로 반가산기를 구성하라. 출력에는 LED를 달아서 제대로 동작하는지를 체크할 것. 진리표를 작성하되 1과 0대신 입-출력 전압을 측정하여 기록하라.◆ 반가산기를 구현하는 pin 연결도CoutSSelect 0 or 1반 가산기의 진리표ABSCout0.0010.0010.1690.1550.0025.0232.3150.1755.0090.0062.2930.1675.0124.9970.2392.324단위 ( V )2) 예비 보고를 바탕으로 74153 칩 하나로 전 가산기를 구성하고 앞 1번 실험을 반복하라.◆ 전가산기를 구현하는 pin 연결도S CoutSelect 0 or 1123*************81174LS04 NOT Gate전 가산기의 진리표ABCSCout0.0030.0020.0020.1530.1550.0010.0045.1132.3160.2110.0084.9880.0052.2940.1430.0065.1255.0360.0982.2885.1690.0050.0012.2980.1625.1320.0105.0210.1342.2995.0030.1120.2010.2102.3165.1015.0204.9972.3192.294단위 ( V )3) 앞 1과 2의 실험 회로를 연결하여 2 bit 덧셈기를 구성하라. 이것이 제대로 동작하는지를 LED를 사용하여 조교에게 확인 받아라.2비트 덧셈기A1A2B1B2S2S1Cout0000***************************************1*****************************************************************0111 = 5V, 0 = 0V1 = 빛?, 0 = 빛×3. 고 찰앞 장에서 NAND게이트로 반가산기, 전가산기, 2bit 덧셈기를 만들었다. 앞 장에서 실험하였던 것들과 비슷하여 어려운 부분은 없었다. NAND게이트를 이용하여 만들었을 때는 많은 칩과 전선들을 필요로 하였는데 MUX게이트로 구성을 하니 칩이 많이 줄었다. 여러 종류의 게이트로 실험을 하게 되어서 즐거운 시간이었다.

공학/기술| 2008.09.26| 9페이지| 1,000원| 조회(366)

실험, 다중화, 역다중화기

미리보기

닫기
인코더

실험 4. 인코더와 디코더1. 이 론1. 인코더인코더란 10진수의 데이터를 2진수의 데이터로 변환하는 것을 말하며, 이것은 부호를 암호화한다는 뜻을 지니고도 있다. 인코더는개 또는 그보다 적은 입력선과 n개의 출력선을 가진다. 일반적으로 논리회로는 처음부터 2진부호의 신호를 발생하기 때문에 전용 IC화된 것은 드물다. 그러므로 필요에 따라서 논리회로를 구성해야 한다. 예를 들어 표 6.1과 같이 0~9까지의 10진수 입력을 2진수의 8421코드로 변환시키는 장치를 고려하면 다음과 같다. 인코더는 OR게이트로 구성되는데. 이 OR 게이트의 입력은 진리표에서 구할 수 있다.표 6.1 10진에서 2진 진리표INPUTOUTPUTIIIIIIIIIIDCBA1 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1D=I+IC=I+I+I+IB=I+I+I+IA=I+I+I+I+I우선순위 인코더2개나 그 이상의 입력이 동시에 1이 되면, 제일 높은 우선순위를 갖는 입력이 선점권을 갖도록 하는 인코더INPUTOUTPUTDDDDAAV0000XX00001001001X01101XX1011XXX111V에 의해 지정된 유용한 출력은 하나 또는 그 이상의 입력이 1일 때만 1로 지정. 만일 모든 입력이 0이면 V는 0이고, 회로의 다른 두 출력은 사용되지 않고 진리들의 출력부분에서 무정의 조건으로 분류한다.2. 디코더디코더는 원래 암호를 해독하는 의미를 지니고 있는데, 인코더와는 반대로 2진수를 원래의 상태로 변화시켜 주는 회로로 n개의 입력선으로부터 2진수 정보를 최대 2개의 독립적인 서로 다른 출력선으로 변환하는 조합회로이다. 디지털 회로에서는 복수의 신호데이터 가운데에서 특정한 데이터를 검출하는 회로로 쓰인다. 만약 n개의 비트로 구성된 2진 코드를 입력으로 하면 최대 2개의 출력을 갖는 조합회로로 AND게이트가 사용된다. 이때 n비트의 정보 중에서 사용되지 않는 정보가 있거나 무정의 입력이 있으면 출력은 2개 보다 적다.표6.2 3-to-8 진리표INPUTOUTPUTABCDDDDDDDD0001000*************0*************1100**************************00110*************000001D=, D=C, D=B, D=BCD=A, D=AC, D=AB, D=ABC그림6.2 3-to-8 디코더2. 예비보고서(1) BCD 코드에서 7세그먼트의 각 요소를 on 시키는 Boole 논리함수[식 (9)와 같은 형태]를 모두 쓰라.(2) BCD/7-segment 디코더/드라이버 (74LS47)를 인터넷에서 찾아 논리 심볼과 pin 구성도를 그려라.(3) 4진수/2진수(4-line to 2-line) 우선순위 인코더의 출력와에 대한 논리함수를 쓰고 그림 3과 같은 논리회로도를 그려라.우선순위를 갖는 4-to-2 인코더 회로에 대한 회로도와 진리표를 나타내었다. 진리표에서 입력 Ei는 이 칩의 동작 여부를 제어하는 신호로서, Ei가 0일 경우에는 나머지 입력 값에 상관없이 모든 출력이 0이 되고, Ei가 1일 경우에는 인코더로 동작하게 된다. Ei가 1일때 I3, I2, I1, I0의 4개 입력중 2개 이상이 동시에 1이 되면 우선순위가 높은 입력(I3, I2, I1, I0 순서로 우선순위가 높음)에 대한 2진수 값이 출력 A1, A0에 나타난다. 진리표에서 출력 G는 입력중 적어도 하나가 1이라는 것을 나타내는 신호인데, 특히 이 신호는 입력 I0가 1인 경우에 나오는 출력 A1A0 = 00과 모든 입력이 0일 경우에 나오는 출력 A1A0 = 00을 구분하기 위해서 필요하다. 또한 출력 EO는 I0, I1, I2, I3 입력이 모두 0일 경우 1이 되며, 이 신호와 Ei 신호를 cascading 연결하면 더 많은 입력신호를 갖는 우선순위 인코더 회로를 만들 수 있다.3. 실험 순서1) ① 예비보고에서 설계한 4진수/2진수(4-line to 2-line) 우선순위 인코더를 AND, OR, NOT 게이트를 사용하여 구성한다.② 0, 1, 2, 3의 4가지 입력에 제대로 동작하는지를 출력와단자에 LED를 달아서 확인한다.③ 출력 전압을 측정하여 기록하라.2) ① 앞 1번에서 구성한 회로의 출력을 BCD/7-segment 디코더/드라이버 (74LS47)의 입력에 연결한다.② 이때 디코더(74LS47)의와의 입력 단자는 0으로 접지 시킨다.③ 74LS47의 출력에 7세그먼트 LED를 달아서 0, 1, 2, 3의 4가지 입력에 7세그먼트 LED가 제대로 숫자를 디스플레이 하는지, 또 우선 순위대로 디스플레이 하는지를 점검하고 이를 조교에게 확인 받는다.2. 실험 결과1) 예비보고에서 설계한 4진수/2진수(4-line to 2-line) 우선순위 인코더를 AND, OR, NOT 게이트를 사용하여 구성하고, 0, 1, 2, 3의 4가지 입력에 제대로 동작하는지를 출력와단자에 LED를 달아서 확인하고 출력 전압을 측정하여 기록하라.AND는 칩번호가 08, OR은 32, NOT은 04를 이용하여 인코더를 구성하였다.입력출력AB00*************1*************110111111112) 앞 1번에서 구성한 회로의 출력을 BCD/7-segment 디코더/드라이버 (74LS47)의 입력에 연결하라. 이때 디코더(74LS47)의와의 입력 단자는 0으로 접지 시켜라. 그리고 74LS47의 출력에 7세그먼트 LED를 달아서 0, 1, 2, 3의 4가지 입력에 7세그먼트 LED가 제대로 숫자를 디스플레이 하는지, 또 우선 순위대로 디스플레이 하는지를 점검하고 이를 조교에게 확인 받아라.입력출력디코더0*************0*************11133. 고 찰실험 시작부터 헤매었다. 우선 인코더를 AND, OR, NOT 게이트로 만들어야 했다. 인코더란 용어를 예비보고서를 하면서 알고는 있지만 구성하는 것은 몰랐기에 헤매기 시작했다. 천천히 다시 읽어보고 또 읽어보아도 답은 없었다. 다른 조의 도움을 받아 인코더의 회로도를 알았다. 회로도를 바탕으로 선을 연결하였다. 그러나 A쪽 LED에는 불이 들어오지 않았다. 연결선을 잘못 한 것 같아서 정리하고 처음부터 다시 시작하였다. 2번째는 정상적으로 작동을 하였다. 다음에는 디코더를 연결하였다. 연결하면서

공학/기술| 2008.09.26| 8페이지| 1,000원| 조회(291)

데이터, 구성, 게이트, 입력, 일반적

미리보기

닫기
가산기

실험 2. 가산기1. 이 론2. 예비보고서(1) 앞에서 설명한 방법을 쫓아서 그림 5의 반 가산기를 8개의 2입력 NAND 게이트만으로 설계하라. 또 NAND 게이트 두 개에 대한 pin 구성도를 크게 그리고 반 가산기 실현을 위한 pin 연결도를 그려라.그림 5. 반 가산기(2) 앞 1번과 마찬가지로 NAND 게이트만으로 전가산기를 실현하기 위한 pin 연결도를 그려라.(3) 2진 전 가산기 TTL 칩(74LS293)을 인터넷에서 찾고 pin 구성도를 그려라.connection diagram dip(top view)logic symbollogic diagram3. 실험 순서1) ① 예비보고에서 준비한대로 7400계열의 NAND 게이트들을 연결하여 반가산기를 구현한다.② 제대로 동작하는지를 쉽게 알 수 있도록 출력에 LED(light emitting diode)를 달아서 출력이 1이면 LED에 불이 켜지고 0이면 불이 꺼지도록 한다.③ 입력에 대한 출력 전압을 측정하여 기록한다. (실험 후 이 회로를 해체하지 말 것. 또 사용할 것임.)2) ① 마찬가지로 전가산기를 실현하고 출력에 LED를 달아서 제대로 동작하는지 쉽게 확인하도록 한다.② 입력에 대한 출력전압을 측정하고 기록한다.3) ① 앞 1과 2를 연결하여 2 비트의 덧셈기를 완성한다.② 이것이 제대로 덧셈을 수행하는지 확인한다.③ 입력과 출력 사이의 진리표를 실험결과 값으로 작성한다.(덧셈기로 동작함을 조교에게 확인을 받을 것.)S CoutABCSCoutAB2. 예비보고서(1) 앞에서 설명한 방법을 쫓아서 그림 5의 반 가산기를 8개의 2입력 NAND 게이트만으로 설계하라. 또 NAND 게이트 두 개에 대한 pin 구성도를 크게 그리고 반 가산기 실현을 위한 pin 연결도를 그려라.(2) 앞 1번과 마찬가지로 NAND 게이트만으로 전가산기를 실현하기 위한 pin 연결도를 그려라.3. 실험 결과1) 예비보고에서 준비한대로 7400계열의 NAND 게이트들을 연결하여 반가산기를 구현하라. 제대로 동작하는지를 쉽게 알 수 있도록 출력에 LED(light emitting diode)를 달아서 출력이 1이면 LED에 불이 켜지고 0이면 불이 꺼지도록 하라. (실험 후 이 회로를 해체하지 말 것. 또 사용할 것임.)SCoutAB반 가산기의 진리표ABSCout*************1011 = 5V0 = 0V1 = 빛?0 = 빛×2) 마찬가지로 전가산기를 실현하고 출력에 LED를 달아서 제대로 동작하는지 쉽게 확인하도록 하라.ABCS Cout전 가산기의 진리표ABCSCout0**************************1************* = 5V, 0 = 0V로 실험했음1 = 빛?0 = 빛×3) 앞 1과 2를 연결하여 2 비트의 덧셈기를 완성하라. 이것이 제대로 덧셈을 수행하는지 확인하고 입력과 출력 사이의 진리표를 실험결과 값으로 작성하라. (덧셈기로 동작함을 조교에게 확인을 받을 것.)S2A2B2A1B1CS1 Cout2비트 덧셈기A1A2B1B2S2S1Cout0000***************************************1****************************************************0*************111 = 5V, 0 = 0V1 = 빛?, 0 = 빛×3. 고찰예비보고서를 작성하면서 반가산기 전가산기란 용어를 처음 보았다. 용어검색도하고 자료도 찾으면서 공부를 하였다. 반가산기와 전가산기를 실현하기위한 pin연결도를 구성하는 것이 너무 어려웠다. 자료를 검색해서 찾았는데 연결되어 있는 자료를 보면서도 헷갈리고 선이 복잡하여 이것이 무엇인지 알아보기가 힘들었다. pin연결도를 바탕으로 반가산기 전가산기를 만들때 입력부분은 생각도 못하고 있었다. 입력부분에 전압을 걸고, 빼는 것으로 출력부분에 영향이 가는지 몰랐었다. 아주 기초적인 부분이지만 처음 실험할 때는 전혀 몰랐었다. 가산기를 직접 연결해보고 생각하면서 조금씩 배워가는 것 같다. 아무것도 모르는 초보이기 때문에 다른 사람들보다 더 열심히 공부해서 알아가야겠다.

공학/기술| 2008.09.26| 14페이지| 1,000원| 조회(405)

실험, 연결, 게이트, 출력, 실현

미리보기

닫기
gate

실험 1. 논리 게이트1. 이 론논리 게이트(logic gate)란, 0 또는 1로 구성된 2 진 정보를 취급하는 논리 회로(logic circuit)로서, 일반적으로 2 개 이상의 입력 단자와 하나의 출력 단자로 구성됩니다. 컴퓨터 회로를 구성하는 데 필요한 기본적인 논리 게이트에는 AND, OR, NOT 등이 있습니다.(1) 논리곱(AND 게이트)논리곱은 입력되는 두 개 이상의 조건이 있을 때 입력 조건이 모두 참인 경우에만 출력이 참이 되고, 그 밖의 경우는 모두 거짓이 됩니다. 논리곱의 연산자는 " ? " 또는 " * "가 사용됩니다.(2) 논리합(OR 게이트)논리합은 입력되는 두 개 이상의 조건이 있을 때 입력 조건 중의 참이 하나 이상 존재하면 출력이 참이 되고, 반대로 입력 조건이 모두 거짓이면 출력이 거짓이 됩니다. 논리합의 연산자는 " + "가 사용됩니다.(3) 논리 부정(NOT 게이트)논리 부정은 입력 조건이 참이면 출력이 거짓이고, 반대로 입력 조건이 거짓이면 출력이 참이 됩니다. 논리 부정을 표시할 때에는 A'와 같이 변수에 " ￣ " 또는 " ' "을 붙여 표시합니다.(4) XOR (exclusive-OR) 게이트XOR 게이트는 논리의 "둘 중 하나"라는 식으로 동작합니다. 즉, 두 개의 입력중 하나가 "참"이면 출력도 "참"이 되고, 두 개의 입력 모두가 "거짓"이거나 또는 두 개의 입력 모두가 "참"이라면 출력은 "거짓"이 됩니다. 이러한 회로를 관찰하는 다른 방법으로는, 두 개의 입력들이 서로 다르면 출력은 1이 되고, 두 개의 입력이 서로 같으면 출력은 0이 된다고 생각해도 됩니다.(5) NAND 게이트NAND 게이트는 NOT 게이트 바로 뒤에 AND 게이트가 이어지는 것 같이 동작합니다. 두 개의 입력 모두가 "참"인 경우에만 출력이 "거짓"이 되고, 그렇지 않은 경우는 모두 "참"입니다.(6) NOR 게이트NOR 게이트는 NOT 게이트 바로 뒤에 OR 게이트가 이어지는 것 같이 동작합니다. 두 개의 입력이 모두 "거짓"인 경우에만 출력이 "참"이 되고, 그렇지 않은 경우는 모두 "거짓"입니다.(7) 버퍼(buffer)버퍼(buffer)는 입력된 신호를 변경하지 않고, 입력된 신호 그대로를 출력하는 게이트로서 단순한 전송을 의미합니다. 즉, 입력 신호가 1인 경우에는 출력 신호는 1이 되고, 입력 신호가 0인 경우에는 출력 신호는 0이 됩니다.2. 예비보고서(1) 인터넷에서 74LS00 계열의 AND, OR, NOT, NAND, NOR 및 XOR 게이트들의 칩을 찾아서 그 칩 번호를 쓰고 pin 구성도를 그려라.7408 74LS08 Quad 2 Input AND7409 74LS09 Quad 2 Input AND with QC7432 74LS32 Quad 2 input OR7404 74LS04 Hex Inverter (NOT)7405 74LS05 Hex Inverter with QC7406 74LS06 Hex Inverter Buffer with QC High Voltage Output7401 74LS01 Quad 2 Input NAND with QC7402 74LS02 Quad 2 Input NOR7486 74LS86 Quad Exclusive OR(XOR)(2) 입력 단자 수가 2개인 NAND 게이트(즉, 2 입력 NAND 게이트)만 가지고 있다고 할 때, 이들을 조합하여 2입력 AND, 2입력 OR, 그리고 NOT 게이트의 기능을 갖도록 하려면 NAND 게이트들을 어떻게 연결하여야 하는가? 단, 최소 개수의 NAND 게이트를 사용할 것.(3) 2입력 NOR 게이트들만 가지고 있다고 할 때, 앞 2번을 반복하라.3. 실험 순서주의사항: 집적 소자들은 정전기나 충격전압에 약하기 때문에 전원을 켠 상태로 결선을 하지 말 것. 칩에 전원을 인가하기 전에 반드시 +5 V인지 확인할 것. 그리고 칩의 접지 pin이 반드시 전원 공급기의 0 V(ground)에 연결되어 있는지 확인할 것. 잘못된 결선이 발생하지 않도록 칩 위로 전선이 오가지 않도록 할 것. (가급적 2차원 평면으로 결선을 할 것.)1) ① 예비보고 1번 항목을 참고하여 2번과 3번에서 준비한 회로를 따라 결선한다.② 올바른 AND, OR, 그리고 NOT의 기능을 하는지, 입력과 출력 전압을 측정한다.③ 진리표 형태로 기록한다.2) 2입력 NAND 게이트 한 개를 그림 7과 같이 연결하고 다음 지시에 따라 측정한다.그림 7. NAND 게이트 시험 회로3) ① 함수 발생기에서 진폭이 0-5 V(즉, peak 전압이 2.5 V이고 offset 전압도 2.5 V가 되도록 함.)② 주파수가 100 Hz인 구형파(square wave)를 발생시키고 NAND 게이트의 한 쪽 입력 단자에 인가한다.③ 인가하기 전에 반드시 오실로스코프로 0에서 5 V의 제대로 된 파형이 나오는지 확인할 것.④ 오실로스코프의 두 채널을 사용하여 입력 전압 파형와 출력 전압 파형를 측정하여 그린다.4) ① 앞 실험에서 구형파 대신 0에서 5 V까지 변하는 삼각 파형을 인가하여 동일한 측정을 반복하라. (신호 발생기에서 삼각 파형을 얻기 위해서는 삼각 파형 버튼을 누르면 된다. 그러나 offset이나 진폭이 바뀔 수 있기 때문에 반드시 먼저 확인하고 인가한다.)② NAND 게이트 출력이 바뀌도록 하는 입력 전압은 몇 V인가?(이 입력 전압을 “문턱전압”이라고 부른다.) 이 문턱전압이 바로 1과 0의 상태를 구분 짓는 경계이다.2. 실험 결과1) 입력 단자 수가 2개인 NAND 게이트만 가지고 있다고 할 때, 이들을 조합하여 2입력 AND 게이트의 기능을 갖도록 결선을 하고, 올바른 AND의 기능을 하는지, 입력과 출력 전압을 측정하여 진리표 형태로 기록하라.ABC************* = 5V, 0 = 0V로 측정2) 2입력 NAND 게이트 한 개를 그림 7과 같이 연결하고 다음 지시에 따라 측정한다.그림 7. NAND 게이트 시험 회로3) 함수 발생기에서 진폭이 0-5 V이고 (즉, peak 전압이 2.5 V이고 offset 전압도 2.5 V가 되도록 함.) 주파수가 100 Hz인 구형파(square wave)를 발생시키고 NAND 게이트의 한 쪽 입력 단자에 인가한다. 인가하기 전에 반드시 오실로스코프로 0에서 5 V의 제대로 된 파형이 나오는지 확인할 것. 오실로스코프의 두 채널을 사용하여 입력 전압 파형와 출력 전압 파형를 측정하여 그려라.4) 앞 실험에서 구형파 대신 0에서 5 V까지 변하는 삼각 파형을 인가하여 동일한 측정을 반복하라. (신호 발생기에서 삼각 파형을 얻기 위해서는 삼각 파형 버튼을 누르면 된다. 그러나 offset이나 진폭이 바뀔 수 있기 때문에 반드시 먼저 확인하고 인가한다.) NAND 게이트 출력이 바뀌도록 하는 입력 전압은 몇 V인가? 이 입력 전압을 “문턱전압”이라고 부른다. 이 문턱전압이 바로 1과 0의 상태를 구분 짓는 경계이다.

공학/기술| 2008.09.26| 8페이지| 1,000원| 조회(156)

경우, 이상, 입력, 출력, 논리곱

미리보기

닫기
테브난

1. 이 론임의의 2단자 회로망은 그림 1과 같이 하나의 전원(Eth)과 하나의 임피이던스(Rth)를 갖는 전기적으로 등가적인 회로로서 표시되어질 수가 있다. 이때 Eth는 부하를 제거하고 부하단자 사이에서 측정한 전압값이며 Rth는 부하를 제거하고 회로망 내의 전원도 제거한 상태에서 부하단자 사이의 저항값이다.다음의 회로처럼 등가회로를 만들어 합성저항을 구할수 있다. 개방단의 저항은 모든 에너지원이 작동하지 않도록, 전압원은 단락하고 전류원은 개방하여 구한다.2. 예비보고서(1) 그림 4의 회로에 대해 테브난 등가회로를 구하라. 여기서 사용되는 전원과 저항은 다음과 같다.= 5V.= 1kΩ,= 330Ω,= 220Ω(2) 부하 저항이 다음과 같이 각각 주어질 때과을 계산하라.470Ω, 1kΩ, 3.3kΩ, 무부하일 때,일 때,일 때,무부하일 때,(3) 오옴의 법칙과 키르히호프의 법칙을 적용하여 (2)를 반복하라.일 때,일 때,일 때,무부하일 때,(4) 그림 5의 브릿지 회로에 대해 테브난 등가회로를 구하라. 여기서 사용되는 전원 및 저항은 다음과 같다.= 5V.= 100Ω,= 220Ω,= 330Ω,= 470Ω(5) 그림 5의 회로에 대해 (2)를 반복하라.3. 실험 계획1) 그림 4의 회로에서 사용되는 저항을 측정하고, 회로를 구성한다.2) ① 표 1의 각 부하 저항에 대해과을 측정한다.② 그 결과를 표 1에 기록하라.3) ① 두 단자 A와 B 사이의 부하 저항을 제거한다.② 두 단자 사이에 인가되는 테브난 등가전압를 측정한다.③ 입력 전원을 단락시킨 후 두 단자 사이에 나타나는 테브난 등가저항를 측정한다.⑤ 표 1에 기록하라.4) ① 표 1의 각 부하 저항에 대해 3)에서 측정된 등가전압과 등가저항을 사용하여 테브난 등가회로를 결선한다.②과을 측정하여 그 결과를 표 1에 기록한다.5) ③ 그림 5의 브릿지 회로를 구성하라.6) ① 그림 5의 회로에 대해 3)을 반복한다.② 등가전압와 등가저항의 측정치를 표 2에 기록한다.7) 그림 5의 회로에 대해 4)를 반복하고 그 결과를 표 2에 기록한다.8) 각 실험에 대해 이론적인 계산 결과와 실험 결과를 비교분석한다.표 1 테브난의 정리를 위한 실험부하저항 (RL)원 회로테브난 등가회로VLILVLIL470Ω1kΩ3.3kΩ무부하VthRth표 2 브릿지 회로에 대한 테브난 등가회로 실험부하저항 (RL)원 회로테브난 등가회로VLILVLIL470Ω1kΩ3.3kΩ무부하VthRth2. 실험 결과1∼4)표 1 테브난의 정리를 위한 실험부하저항 (RL)원 회로(측정값)테브난 등가회로(계산값)VL()IL()VL()IL()470Ω1.1310.241621.7431.3231kΩ0.8460.846845.2980.8453.3kΩ1.0890.3311086.8280.329무부하1.2432.60102.651Vth(계산값)1.241Rth(계산값)468.120Ω일 때,일 때,일 때,무부하일 때,5∼7)표 2 브릿지 회로에 대한 테브난 등가회로 실험부하저항 (RL)원 회로(측정값)테브난 등가회로(계산값)VLILVLIL470Ω4.6731.0011kΩ3.8163.8543.3kΩ4.5791.395무부하4.99316.837Vth(측정값)0.908Rth(측정값)298Ω8) 각 실험에 대해 이론적인 계산 결과와 실험 결과를 비교분석하라.3. 고 찰테브난의 정리를 이용하여 테브난 등가회로를 만들고 VL과 IL을 계산하였을 때 측정값과 비슷하게 나왔다.

공학/기술| 2008.09.26| 6페이지| 1,000원| 조회(156)

실험, 저항, 회로망, 부하, 구한

미리보기

닫기