REPORT실험6장. 예비 보고서플립플롭(Flip-Flop)1. 실험 제목-플립플롭(Flip-Flop)2. 예비보고서(1) NAND 게이트로 이루어진 R-S 플립폴롭을 설계하라.(2) 그림 2에 Clear과 Preset 기능을 추가하라.(3) 표 2과 표 3은 궁극적으로 같은 의미를 갖는다. 표 5의 J-K 플립플롭에 대한 특성표를 그림 1(c)와 같은 표로 대치하라.0001010111(4) T 플립플롭에 대한 특성표는 다음과 같다. J-K 플립플롭을 이용하여 T 플립플롭을 구성하라. 아래 표에서 보는 바와 같이 T가 0이면 현재 출력값이 유지되고 T가 1이면 현재 출력이 반전된 값이 나타나게 된다.QiTiQi+*************TiQi+10Qi1그림 6 T 플립플롭의 특성표(5) TTL 및 CMOS로 이루어진 IC 중에 R-S, D, J-K 플립플롭이 있다. 이들이 어떠한 제품 이름을 갖는지 조사하라.①4-bit Latch-74LS75②Dual D Flip-Flops.-74LS74③Dual J-K Flip-Flops-74LS76
REPORT실험5장. 예비 보고서산술논리연산회로1. 실험 제목-산술논리연산회로(ALU : Arithmetic Logic Unit)2. 예비보고서(1) 전가산기(full adder)에 대해 설명하라.-여러 입력 비트의 합을 구하는 경우에서 가산기에 입력되는 두 개의 변수가 2비트 이상일 경우에는 아랫자리에서 발생되는 올림수까지 고려해야 한다. 이와 같이 올림수 까지 고려하면 3변수 가산이 이루어져야 하는데 이러한 가산기를 전가산기라고 한다.?Truth Table.ABS0**************************01011111?Boole 함수식.?Logic Diagram(2) ALU의 기능에 대해 설명하라.-ALU는 컴퓨터의 중앙처리장치의 일부로서, 컴퓨터 명령어 내에 있는 연산자들에 대해 논리연산을 담당한다. ALU의 입력으로는 연산코드를 포함하는 기계명령어, 하나 또는 그 이상의 연산자. 그리고 형식코드로 구성된다. 연산코드는 수행해야 할 연산이 무엇인지 알려 주며 연산자는 그 연산을 위해 사용된다. 형식코드는 연산코드와 함께 결합되어 연산의 대상이 고정 소수점 형식인지, 부동 소수점 형식인지를 알려준다.(3)가과 동일하다는 것을 증명하라.-A 와 B에 대해이라고 두고 위의 식을 증명 해 보면,즉, 동일하다고 볼 수 있다.(4)이와 동일하다는 것을 증명하라.-A 와 B에 대해이라고 두고 위의 식을 증명 해 보면,
REPORT실험4장. 예비 보고서인코더와 디코더1. 실험 제목-인코더와 디코더2. 예비보고서(1) BCD 코드에서 7세그먼트의 각 요소를 on 시키는 Boole 논리함수[식 (9)와 같은 형태]를 모두 쓰라.(2) BCD/7-segment 디코더/드라이버 (74LS47)를 인터넷에서 찾아 논리 심볼과 pin 구성도를 그려라.①Logic Symbol.② pin 구성도.※ RBI 포트가 Low인 경우 0에 해당하는 BCD 코드가 입력되었을 때, 7-Segment의 모든 램프가 꺼진다. 만약 4개의 7-Segment를 제어 시 BCD 코드로 10을 출력 한다면 RBI를 사용하지 않는다면 출력이 “0010”이 되겠지만 1보다 위의 코드 경우 RBI를 Low로 set 한 후 출력하면 “ 10”과 같이 불필요한 0을 제거 해 준다. 이때 RBO는 LOW가 된다. BI는 입력된 BCD 코드와 관계 없이 7-Segment의 모든 램프를 끈다.데이터 조작 없이 램프를 점멸 하고자 할 때 사용한다.4진수 입력2진수 출력AB00010121031
REPORT실험3장. 예비 보고서다중화기(multiplexer) 및 역 다중화기 (demultiplexer)1. 실험 제목-다중화기(multiplexer) 및 역다중화기 (demultiplexer)2. 예비보고서(1) 32대1 MUX에서는 최소 몇 개의 선택선이 필요한가?-32대 1 라인이므로따라서 5개의 선택선이 필요하다.(2) 4대1 MUX에서의 두 선택 선을와라 하자. 이때 XOR 즉를 이 MUX로 구현하는 MUX 그림을 그려라.ABOut000011101110(3) 2개의 4대1 MUX를 갖는 74153 칩의 핀 구성도를 인터넷에서 찾아 그려라.①Pin 구성도.②Function Table.③Logic Symbol.④Logic Diagram.(4) 앞 3번을 기초하여 74153으로 전가산기를 구현하는 pin 연결도와 반가산기를 구현하는 pin 연결도를 그려라.①반가산기.②전가산기.3.실험 예상 값1) 예비 보고를 바탕으로 74153 칩 하나로 반가산기를 구성하라. 출력에는 LED를 달아서 제대로 동작하는지를 체크할 것. 진리표를 작성하되 1과 0대신 입-출력 전압을 측정하여 기록하라.LED()LED()000X0X011O0X101O0X110X1O2) 예비 보고를 바탕으로 74153 칩 하나로 전 가산기를 구성하고 앞 1번 실험을 반복하라.inLED()LED()0000X0X0011O0X0101O0X0110X1O1001O0X1010X1O1100X1O1111O1O3) 앞 1과 2의 실험 회로를 연결하여 2 bit 덧셈기를 구성하라. 이것이 제대로 동작하는지를 LED를 사용하여 조교에게 확인 받아라.LEDLEDLEDLED00000X0X0X0X00010X0X1O0X00100X1O1O0X00111O1O0X0X01000X1O0X0X01010X1O1O0X01100X1O1O0X01111O0X0X1O10000X1O0X0X10010X1O1O0X10100X1O1O0X10111O0X0X1O11000X0X0X1O11010X0X1O1O11100X0X1O1O11111O1O0X1O
REPORT실험2장. 예비 보고서Adder(가산기)1. 실험 제목-가산기 예비보고서2. 예비보고서(1) 앞에서 설명한 방법을 쫓아서 그림 5의 반 가산기를 8개의 2입력 NAND 게이트만으로 설계하라. 또 NAND 게이트 두 개에 대한 pin 구성도를 크게 그리고 반 가산기 실현을 위한 pin 연결도를 그려라.그림 5. 반 가산기(2) 앞 1번과 마찬가지로 NAND 게이트만으로 전가산기를 실현하기 위한 pin 연결도를 그려라.(3) 2진 전 가산기 TTL 칩(74LS293)을 인터넷에서 찾고 pin 구성도를 그려라.(출처:http://cafe.naver.com/hyudigital/21)①Logic Symbol②Logic Diagram③Truth Table.