*태* 스토어

*태*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

88개
전체 판매량

1,000+개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 88개

전자회로실험 설계4 am 송신기 설계보고서

설계보고서설계4. AM 송신기20080653211조권태영1. 설계 목적(1) CE 증폭기의 원리를 이해한다.(2) 콜피츠 발진기의 동작원리를 이해한다.(3) 주어진 규격 및 제한사항을 만족하는 AM 송신기를 설계한다.2. 설계 이론1) CE 증폭기오른쪽 그림은 CE 증폭기를 나타낸 회로도이다.는 관심 있는 모든 신호 주파수들에서 매우 작인 임피던스를 접지로 제공하는 우회 커패시터이다. 결합 커패시터로 알려진은 직류를 차단하면서 관심 있는 모든 신호 주파수들에서 완전한 단락회로로 동작하는 역할을 한다. 이미터의 증폭기 특성은 다음과 같다.입력저항출력저항전압이득전류이득2) 콜피츠 발진기콜피츠 발진기는 가장 널리 사용되는 발진기로 원리를 살펴보면 루프전류는 C1의 직렬상태인 C2를 통해 흐르게 된다. 이때 출력전압 Vout이 C2양단의 교류전압과 같고, 귀환전압 Vf는 C1을 통해 나타나게 된다. 이 귀환 전압은 베이스를 구동시키고 회로상에 발진을 유지시켜 주며, 발진 주파수에서 충분한 전압이득을 제공한다.발진주파수 수식을 살펴보면이 됨을 알 수 있고, 일반적으로 C1과 C2를 같은 비율로 가변하기 어려워서 주파수 가변의 발전기로서 콜피츠 발진기를 사용하기 불편하기 때문에 수정발진기를 응용하는 경우가 많다.총 2단으로 구성 되어있는 AM 송신기 회로는 함수발생기에 의해 입력된 입력파형(정현파)이 증폭단을 통과하면서 큰 이득을 얻어 출력단에는 Vpp가 5V 내외 정도인 정현파를 출력한다. 이 출력이 Q1의 콜피츠 발진을 통해 발진된 신호와 합쳐져서 변조된 신호를 출력한다.3. 시뮬레이션 결과 및 고찰(1) 규격 (제한조건)입력 주파수 : 1 KHz ~ 2 KHz입력 진폭 : 5V 이내발진 주파수 : 500 KHz ~ 1600KHz안테나는 길이가 30Cm 미만인 일반 전선을 사용제한사항 : 트랜지스터, 저항, 캐패시터는 주어진 부품 사용(2) 회로도(3) 함수발생기로 1kHz의 정현파를 입력하고 제작된 회로가 정상적으로동작하는지 검사한다.(4) 안테나에서 변조된 신호가 출력되는지 PSpice를 이용하여 검사한다.(5) 설계한 회로가 주어진 규격을 만족하는지 확인한다.(6) 변조된 신호가 나오지 않을 결루 가변 캐패시터(C1)를 조절하여 반복한다.가변 커패시터 대신에 가변 저항값을 1㏀~10㏀로 변화시켜보았으나, 변조된 파형을 얻을 수 없었기 때문에 초기 과도상태를 무시하고 다시 회로도를 위와 같이 변형시킨 후 시뮬레이션을 한 결과 위와 같은 출력 파형 및, 아래와 같은 변조된 파형이 나왔습니다.위 시뮬레이션 파형에 대해 설명하자면 그림 3.7과 같은 AM송신기 회로도를 구성한 후, 함수발생기로 1kHz의 정현파를 인가하여 시뮬레이션 한 결과입니다. 이는 AM 송신기의 전체 회로도라고 볼 수 있으며, Q2부분의 회로도가 CE 증폭기 회로이며, Q1 트랜지스터 부분이 콜피츠 발진기 회로라고 볼 수 있습니다. 따라서 위에서 실험한 두가지 원리를 가지고 있는 최종 회로도라고 볼 수 있습니다. 안테나 부분 즉, Q1 트랜지스터 부분의 커패시터 C7 부분이 안테나가 설치 될 곳이며, 이 곳에 신호가 변조되는지 시뮬레이션을 하였더니 아래와 같은 결과 파형을 얻을 수 있었습니다. 여기서 Q1 콜피츠 발진회로는 반송파를 만들어내고, 입력 신호와 반송파를 함께 더하여 출력하기 때문에 고조파 성분이 포함되어 파형이 잘린 약간 왜곡된 형태의 출력 파형이 나타났습니다. 전체 회로의 출력단은 콜피츠 발진회로의 출력단으로 볼 수 있으며, 입력파형과 비교 하였을 때 변조가 일어난 모습을 확인 할 수 있었습니다. 주파수 값은 주기의 역수 값이므로 f=1084.99KHz로써 설계조건인 발진 주파수 : 500 KHz ~ 1600KHz 이내에 속하여 조건을 충족시킴을 확인 할 수 있습니다.

공학/기술| 2013.04.25| 3페이지| 1,000원| 조회(237)

시뮬레이션, 결과보고서, 전자회로실험, 고찰, pspice, 예비보고서, 비고, 설계..

미리보기

닫기
전자회로실험 설계3 전자오르간 설계보고서

설계보고서설계3. 전자 오르간20080653211조권태영1. 설계 목적(1) OP-AMP를 이용한 발진기 및 2차 저역통과필터를 설계한다.(2) 이를 이용한 전자 오르간을 제작한다.2. 설계 이론OP-AMP는 다양한 연산기능을 수행하기 위해 상요되는 증폭기를 의미한다. 대표적인 OP-AMP는 0부터 1MHz이상의 주파수에 이르기까지 사용할 수 있으며 고이득 직류증폭기이다. 이상적인 OP-AMP의 특성은 다음과 같다.① 전압 이득이무한대이다.② 입력 저항(Input impedance : Zin)이 무한대이다.③ 출력 저항(Output impedance : Zout)이 0이다.④ 무한대의 대역폭을 가진다.⑤ 두 입력전압이 같으면(V1=V2) 출력전압도 0이다.2.1 1차 및 2차 저역통과필터(Low-Pass Filter)저역통과필터는 입력신호의 낮은 주파수 성분을 통과시키고, 높은 주파수 성분을 차단시키기 위하여 사용한다. OP-AMP와 저항, 커패시턴스를 이용하여 간단한 1차 저역통과필터를 구성할 수 있다.1차 저역통과필터와 2차 저역통과필터의 차이점은 Passive 필터의 차수이다.이 때,인데 s=jw로 바꾸어 1차 저역통과필터의 차단주파수를 구하면가 된다. 즉,이다.하지만 1차 필터는 차단주파수 이상의 고주파에서 감쇠 특성이 완만하기 때문에 보다 가파른 감쇠 특성을 얻기 위해 출력 전압이 주파수의 제곱에 비례하여 감소한다.여기서이므로 전달 특성은이다. 여기서와는 다음과 같다.일 EO 최대 평탄 특성을 가지므로, 만일 K=3이상이 되면 회로는 발진하며, 회로가 비반전 증폭기로 동작하면이므로, R1과 R2를 적절히 조절해야한다2.2 구형파 및 삼각파 발생기구형파 및 삼각파 발생기는 슈미트 비교기와 적분기를 조합하여 구현한다. 슈미트 비교기에서 구형파를 발생시켜서 그 구형파로 두 번째 단의 적분기를 구동하고, 적분기에서는 구형파를 입력받아 삼각파를 발생시켜 다시 첫째 단의 슈미트 비교기의 입력으로 보내는 과정을 반복한다. 이 때 발진주파수는 다음과 같다.3. 시뮬레이션 결과 및 고찰다음 규격을 만족하는 전자 오르간을 설계한다.주파수 : 440Hz(기준 주파수 : 라), 시, 도, 레, 미, 파, 솔,880Hz(라)출력 신호 : 1이상의 근사 정현파출력 부하 :스피커주파수 정확도 : 오차 5% 이내제한사항 : 15V 단일 전원 사용스위치(흰 건반)에 따라서 높이가 다른 음을 발생시키기 위하여 저항 R을 변화시킨다. 440~880Hz의 서로 다른 주파수 출력을 얻기 위하여 필요한 저항 값을 계산한다. 건반 음계의 주파수는 다음과 같다.건 반이론 주파수(Hz)가변저항 R의 값A4 라44012B4 시493.911C4 도523.310D4 레587.39.1E4 미659.38.2F4 파698.57.5G4 솔7846.8A5 라8806.0= 최종적인 전자오르간의 회로도에서 앞에서 시뮬레이션 한 슈미트 발진기와 적분기, 그리고 2차 저역통과 필터를 연결하고, 마지막 단에는 CE증폭기를 통해 출력단을 구성한 회로도가 위 회로도입니다. 주파수 440Hz가 기준 주파수 값이 되고, 각 건반에 맞는 주파수 값을 얻기 위해 가변저항 R 값을 바꿔가며 시뮬레이션 한 결과가 아래 그래프입니다. 각 음계에 맞는 이론주파수 값들을 토대로 교수님께서 말씀 해 주신 각각의 저항 값들을 이론치로 본 후, 시뮬레이션 값과 비교 해 보았습니다.건 반라(A4)시(B4)도(C5)레(D5)미(E5)파(F5)솔(G5)라(A5)이론 주파수 (Hz)440.00493.9523.3587.3659.3698.5784880가변저항 R(kΩ)1211109.18.27.56.86.0시뮬레이션 결과R(kΩ)12,08910,77010,1669,0568,0687,6166,7856,044가변 저항 R의 값은의 공식을 통해 구할 수 있었고,그 값에 대한 시뮬레이션 결과를 살펴보면, 라(A4)에 대한 시뮬레이션에서 R을 12kΩ으로 지정 하였더니, 발진 주파수 값이 약 425.4Hz로 측정되었으며, 실제 이론값과는 약 14Hz 오차가 발생 하였습니다. 도(C5) 건반의 경우에는 R을 약 10.17kΩ으로 지정 한 후 시뮬레이션을 돌렸더니 측정된 발진 주파수는 약 498.5Hz가 나왔고, 실제 주파수와 약 24.8Hz의 오차가 발생 하였습니다.파(F5) 건반의 경우에는 R을 약 7,62kΩ으로 하였고, 측정된 발진 주파수는 654.9Hz로써, 실제 주파수와 약 43.6Hz의 오차가 발생 하였습니다.cut-off 주파수를 1kHz로 하기 위한 2차 저역통과필터의 저항값과 커패시턴스 값을 알아보기 위해 공식

공학/기술| 2013.04.25| 4페이지| 1,000원| 조회(544)

시뮬레이션, 결과보고서, 전자회로실험, 고찰, pspice, 예비보고서, 비고, 설계..

미리보기

닫기
전자회로실험 설계3 오디오증폭기 설계보고서

설계보고서설계2. 오디오 증폭기20080653211조권태영1. 설계 목적(1) CE 증폭기, B급 푸시풀 출력단, 피드백의 원리를 이해한다.(2) 주어진 규격을 만족하는 오디오 증폭기를 제작한다.2. 설계 이론2.1 CE 증폭기바이어스 회로에 교류와 부하를 직접 결합하게 되면 바이어스 회로의 동작점이 변한다. 따라서 직류에 영향을 주지 않도록 교류는 입력 결합 커패시터 Cin을 통해. 부하는 출력 결합 커패시터 Cout를 통해 각각 회로와 결합된다. 그리고 이미터 안정화 저항 RE는 교류 증폭률을 저하시킴으로 측로 커패시터 CE를 통해 교류적으로 단락시킨다. 교류 회로를 얻기 위해 모든 커패시터와 직류 전압원을 단락시키면 교류 회로를 구할 수 있다. 입력저항은, 출력저항은이다. 전압이득 Av는이며, 전류이득은이다.2.2 B급 푸시풀 증폭기B급 동작에서는 교류 사이클 중 180°동안에만 트랜지스터가 도통되므로 도통각은 180°가 된다.2.3 AB급 푸시풀 증폭기B급 증폭기에서는 A급에 없는 교차 왜곡이 생긴다. B급 동작에서의 교차 왜곡을 없애기 위해 베이스-이미터 다이오드가 막 도통되기 직전의 상태로 바이어스 전압을 걸어주며 이와 같은 동작을 AB급이라 한다.2.4 고주파 응답고주파에서 증폭기의 이득 EH는 전달 함수, 그리고 특히 위쪽 3dB 주파수 fH를 결정하기 위하여 BJT를 고주파 모델로 대치한다. 이들 주파수에서 CC1, CC2, 그리고 CE는 완전한 단락 회로들로 동작할 것이다.2.5 저주파 응답공통 이미터 증폭기의 저주파 이득(또는 전달 함수)을 결정 할 때 우리는 세 커패시터들의 영향을 한 번에 하나씩 고려하여 계산한다.. 여기서 주주파 대역에 있는 세 중단 주파수 fP1, fP2, 그리고 fP3를 얻을 수 있다.2.6 귀환귀환은 부귀환(negative feedback)과 정귀환(positive feedback)으로 나누어 지는데, 증폭기 설계에서 부귀환은 다음과 같은 효과를 얻기 위해 사용된다.3. 시뮬레이션 결과다음 규격을 만족하는 오디오 증폭기를 PSpice를 이용하여 설계한다.◈ 이득 25dB 이상◈ 입력저항이상◈ 무왜곡 최대 출력 전압 8이상◈ 저주파 차단 주파수 50Hz 이하◈ 고주파 차단 주파수 1MHz 이상◈ 입력 소스 MP3 플레이어 출력단◈ 출력 부하스피커◈ 제한사항 : 트랜지스터, 다이오드,저항은 주어진 부품 사용20V 단일 전원 사용(1) 아래의 회로도와 같은 오디오 증폭기를 구성하고, 설계된 회로가 주어진 규격(제한조건) 을 만족하는지 PSpice를 이용하여 검사한다.는 전원전압의 절반()이 되도록 하는 것이 좋다.(2) 만족하지 않으면 R1, R2, R4, R5, R8을 조절하여 규격(제한조건)을 만족할 때까지반복한다. = 우선 위 표의 조건을 만족하는 시뮬레이션 결과를 얻기 위해 회로도를 구성 한 결과 위와 같이 나왔고, R1, R2, R4, R5, R8을 조절하여 가장 설계조건에 만족하는 값을 찾았더니 각각 40K, 3.7K, 155, 130, 2.7K 가 나왔습니다. 이 회로도를 바탕으로 AC스위핑 한 결과 오른쪽 그래프 파형을 얻을 수 있었는데, 여기서 수치값을 읽어보면 이득값은 약 27dB이 나왔습니다. 이는 주파수 응답을 dB로 표현 한 그래프이기

공학/기술| 2013.04.25| 3페이지| 1,000원| 조회(283)

시뮬레이션, 결과보고서, 전자회로실험, 고찰, pspice, 예비보고서, 비고, 설계..

미리보기

닫기
전자회로실험 설계1 함수발생기 설계보고서

설계보고서설계1. 함수 발생기20080653211조권태영1. 설계 목적(1) OP-AMP를 이용한 정현파 발진기의 동작 원리를 이해한다.(2) 윈 브리지 정현파 발진기의 발진주파수를 구하고, 발진을 일으키기 위한 시동 조건과발진을 유지하기 위한 발진조건을 확인한다.(3) 함수 발생기를 구성하는 기본 회로인 비교기. 적분기의 동작 원리를 이해한다.(4) 주어진 규격을 만족하는 함수 발생기를 설계한다.2. 설계 이론1. 발진 조건증폭기와 달리 외부에서 인가된 신호 없이 회로 스스로 출력전압을 발생시키는 회로를 발진기(oscillator)라고 한다. 발진 원리에 따라서 여러 종류의 발진기가 있지만, 연산증폭기를 이용하는 경우 일반적으로 다음과 같은 발진조건을 이용한 발진기를 사용한다. 증폭기의 이득을 A(f)라 하고 귀환회로의 귀환이득을 β(f)라 할 때, 다음과 같은 조건을 만족하면 회로가 발진한다. 『A(f)β(f)=1』증폭기의 이득과 귀환이득의 곱인 A(f)β(f)를 루프이득(loop gain)이라고 한다. 식(1.1)을 만족하는 주파수는 한 개 이상의 여러 개가 될 수도 있다.2. 함수 발생기함수 발생기(function generator)란 정현파, 구형파, 삼각파를 동시에 발생하는 파형 발생기를 말하며, 절환 스위치에 의해 파형을 출력시킬 수 있다. 앞에서 다루 윈 브리지 정현파 발진기, 비교기, 적분기를 이용하여 과 같이 구성하면 정현파, 구형파, 삼각파를 얻을 수 있다.3. 시뮬레이션 결과(1) 규격(제한조건)발진주파수 : 1kHz ~ 10kHz제한 사항 : OP-AMP, 저항, 가변저항, 캐패시터는 주어진 부품 사용(2) 다음의 발진주파수일 때저항값을 구한다.발진주파수 (Hz)1 nF10 nF1 kHz1015 kHz50510 kHz10010= 그림 1-11의 회로도를 토대로 발진 주파수를 1kHz로 하여 시뮬레이션 돌린 결과 위와 같은 파형들이 나왔는데, 정현파의 경우 예비실험 때와 마찬가지로 파형이 잘린 형태의 정현파가 출력 되었습니다. 구형파의 경우 약간 일그러진 모습을 확인 할 수 있었고, 구형파에 의존하는 삼각파의 경우 안정하지 못한 파형을 나타내었습니다. 이 때의 가변저항값은 10입니다.= 발진 주파수를 표의 양식대로 변환 한 후 캐패시터는 같은 값으로 고정하였습니다. 그리고 나서을 각각 측정하였더니 발진 주파수에 비례하는 저항값을 얻을 수 있었습니다. 커패시터 값이 커질수록은 낮아질 것이라고 예상되는데 그 이유는공식에서 주파수 f는 고정되어 있는 반면 C값이 커지면 R값이 그에 대해 반비례 해야 발진주파수가 일정해 지기 때문입니다. 따라서 1/10배의값을 예상 할 수 있겠습니다.이번 설계를 통해 알게 된 내용은 주파수가 낮아짐에 따라 커패시터 값은 미세하게 상승하고 파형의 모습은 원래의 형태로 가까워 지는 것을 확인 할 수 있었습니다. 그 이유는 임피던스인

공학/기술| 2013.04.25| 4페이지| 1,000원| 조회(254)

시뮬레이션, 결과보고서, 전자회로실험, 고찰, pspice, 예비보고서, 비고, 설계..

미리보기

닫기
전자회로실험 실험3 오디오증폭기 예비보고서

예비보고서주제3.오디오 증폭기20080653211조권태영1. 실험 목적(1) CE 증폭기, B급 푸시풀 출력단, 피드백의 원리를 이해한다.(2) 주어진 규격을 만족하는 오디오 증폭기를 제작한다.2. 실험 이론2.1 CE 증폭기는 전압 분배 바이어스 회로에 교류 및 부하를 결합한 회로이다. 바이어스 회로에 교류와 부하를 직접 결합하게 되면 바이어스 회로의 동작점이 변한다. 따라서 직류에 영향을 주지 않도록 교류는 입력 결합 커패시터 Cin을 통해. 부하는 출력 결합 커패시터 Cout를 통해 각각 회로와 결합된다. 그리고 이미터 안정화 저항 RE는 교류 증폭률을 저하시킴으로 측로 커패시터 CE를 통해 교류적으로 단락시킨다. 교류 회로를 얻기 위해 모든 커패시터와 직류 전압원을 단락시키면 의 교류 회로를 구할 수 있다. 그리고 를 이해하기 쉽게 정리한 것이 이다.에서 입력저항은, 출력저항은이다. 전압이득 Av는이며, 전류이득은이다.2.2 B급 푸시풀 증폭기B급 동작에서는 교류 사이클 중 180°동안에만 트랜지스터가 도통되므로 도통각은 180°가 된다.는 B급으로 동작하는 가장 간단한 회로이며 제로 바이어스 상태이므로 양의 반주기 중에서는 0.7V 이상에서만 트랜지스터가 도동퇸다. 따라서 B급 동작으로 전주기에 대한 출력을 얻기 위해서는 와 같이 서로 반대의 반주기 동안에 분리되어 동작하는 두 개의 트랜지스터가 필요하다. B급 푸시풀 증폭기에서는 입력 전압이 ±0.7V일 때는 Q1과 Q2모두 차단 상태이다. 따라서 이 기간 동안은 출력이 나타나지 dsg으며 이 왜곡은 교류가 영점을 교차하는 부근에서 발생하므로 교차 왜곡(crossover)이라 한다.2.3 AB급 푸시풀 증폭기B급 증폭기에서는 A급에 없는 교차 왜곡이 생긴다. B급 동작에서의 교차 왜곡을 없애기 위해 베이스-이미터 다이오드가 막 도통되기 직전의 상태로 바이어스 전압을 걸어주며 이와 같은 동작을 AB급이라 한다.2.4 고주파 응답고주파에서 증폭기의 이득 EH는 전달 함수, 그리고 특히 위쪽 3dB 주파수대치한다. 이들 주파수에서 CC1, CC2, 그리고 CE는 완전한 단락 회로들로 동작할 것이다. 왼쪽 에서 보는 바와 같이 위쪽 3dB 주파수 fH를 도출한다..2.5 저주파 응답공통 이미터 증폭기의 저주파 이득(또는 전달 함수)을 결정 할 때 우리는 세 커패시터들의 영향을 한 번에 하나씩 고려하여 계산한다.. 여기서 주주파 대역에 있는 세 중단 주파수 fP1, fP2, 그리고 fP3를 얻을 수 있다. 여기서 중요한 점은 3dB주파수 fL이 세 중판 주파수 가운데 가장 높은 것에 의하여 결정된다는 것이다. 이는 보통 우회 커패시터 CE에 기인한 중단 주파수이다.2.6 귀환귀환은 부귀환(negative feedback)과 정귀환(positive feedback)으로 나누어 지는데, 증폭기 설계에서 부귀환은 다음과 같은 효과를 얻기 위해 사용된다.1. 이득의 감소를 줄인다. (이즉 값이 온도 변화 등에 의해서 야기되는 회로 소자 값의 변동에 덜 민감하도록 만들어 준다.)2. 비선형 왜곡을 줄인다. (출력이 입력에 비례하도록 만들어 준다.)3. 잡음의 영향을 줄인다. (회로 구성 소자들 및 외부로부터의 간섭에 의해서 발생하는 불필요한 전기 신호에 의한 영향을 줄인다.)4. 입력 및 출력 임피던스를 제어한다. (적당한 귀환 구조를 tkdydgkadmfhTJ 입력 및 출력 임피던스를 증가시키거나 감소시킨다.)5. 증폭기의 대역폭을 늘린다.3. 예비 과제(1) 아래 그림에서 주어진 피드백이 없는 증폭기 회로를 이론적으로 분석하여 이득, 입력저항,주파수 응답을 구하시오. 피드백이 없는 증폭기 회로도= 위 그림은 피드백이 없는 증폭기 회로입니다. 증폭기의 첫 단은 pnp형 BJT(Q1)를 이용한 CE증폭기 인데, 첫 단에서 증폭된 신호는 Q2를 거쳐 AB급 푸시풀 증폭기에 전달되게 됩니다. 위 회로도의 AB급 푸시풀 증폭기는 다이오드를 사용하였으며, 이를 이용한 바이어스 구성은 출력단에 흐르는 전류를 조절할 수 있게 됩니다. 이론적인 계산 값은 뒤에서 같은 예제에서 언급 하 파형은 입력 신호를 나타내고, 가운데 파형은 출력 신호를 나타냅니다. 마지막 결과는 전압 이득으로써 출력전압의 최대치를 입력 전압의 최대치로 나눈 결과라 볼 수 있습니다. 다시 말해, 25mV 입력 신호에 대해 2.72V의 출력 신호가 측정 되었고, 이 때의 출력전압/입력전압인 전압이득은 약113이 나왔습니다.(2) 아래 그림에서 주어진 피드백 증폭기 회로의 귀환 종류를 결정하고, 피드백 이론을 이용하여이득, 입력저항, 주파수 응답을 구하시오. 피드백 증폭기 회로= 위 회로도는 1번 회로도와 다르게 피드백이 있는 증폭기 회로입니다. 피드백은 첫 단에 있는 CE 증폭기의 이미터 부분과 AB급 푸시풀 증폭기의 출력단이 연결됨으로써 만들어 지는데, 첫 번째 결과 파형은 입력 신호의 전압 파형이며, 두 번째 결과 파형은 출력단의 출력 전압입니다. 각각 전압의 최대값은 25mV, 439mV이고, 세 번째 파형은 전압 이득을 나타냅니다. 그 값은 18.8로써 피드백이 없는 회로와 비교하였을 때 더 낮게 나옴을 알 수 있습니다.= 이어서 그림 1.12에 대한 피드백이 있는 증폭기 회로의 입력 저항을 측정하는 시뮬레이션 결과를 볼 수 있겠는데, 같은 방법으로 입력 저항을 측정 한 결과 약 14.6kΩ으로 측정되었고, 이를 피드백이 없는 회로와 비교 하였을 때는 1.5kΩ 증가된 것을 확인할 수 있습니다.= 위 파형은 피드백이 있는 증폭기 회로도의 주파수 응답을 측정한 시뮬레이션 결과입니다.은 193.7Hz이고,는 15.1MHz로 측정되었습니다. 대역폭은 이 둘의 차이값인 약15.1MHz가 나왔고, 피드백이 없는 회로도와 비교 해 보았을 때, 피드백의 효과로 인해 저역 차단주파수 및 고역 차단주파수가 모두 증가 하였고, 그 차이값인 대역폭 역시 큰 폭으로 증가하였음을 알 수 있었습니다.4. PSpice 시뮬레이션(1) PSpice를 이용하여 의 피드백이 없는 증폭기 회로를 구성하시오.(2) PSpice를 이용하여 다음과 같은 절차에 따라서 이득, 입력저항, 주파수 응답(대역를 입력단에 가하여 8양단의 전압을 측정하고 이득을구하시오.(그림 1.13 참조)입력전압()25mVpp출력전압()26.2mVpp이득(dB)1.04 전압이득 측정= 그림 1.13의 회로도를 구성 한 후 전압 이득을 측정하기 위한 시뮬레이션 한 결과입니다. 또한 입력 저항이 얼마인지 확인할 수 있는 회로도인데, 먼저 첫 번째 파형은 입력단의 전압 파형이고, 가운데 파형은 입력단의 전류 파형입니다. 각각의 최대치는 24.3mV와 1.83μA로 측정 되었고, 마지막 파형 결과는 입력 전압의 최대치를 입력 전류의 최대치로 나눈 결과라 할 수 있는데 다시말하면, 그 값이 입력 저항이 됩니다. 그 값은 약 13.1kΩ으로 측정되었으며 이득 값은 1에 가까운 결과를 얻을 수 있었습니다.b) 입력단에 R6를 연결하고, 저항값을 변화시키면서 출력전압의 크기를 측정함으로써입력저항을 구하시오. (그림 1.14참조)R6저항1002005001K2K5K10K입력전압()25mVpp25mVpp25mVpp25mVpp25mVpp25mVpp25mVpp출력전압()24mVpp27.2mVpp32.4mVpp26.2mVpp25.8mVpp24.3mVpp24.1mVpp 입력저항 측정= 그림 1.14 회로도를 구성 한 후 시뮬레이션 돌린 결과 위와 같은 파형이 나왔는데 이는 입력저항 R6이 변화함에 따른 입 출력 전압값을 알기 위함입니다. 일정한 입력전압을 인가함에 따라 R6저항값만 변화시켜서 출력 전압을 측정 해 보았는데 저항값이 커질수록 출력전압값이 증가했다 감소함을 위 표에서 볼 수 있습니다. 위 파형은 R6저항이 최대출력을 낼 때를 측정 한 결과이고, 아마 저항값이 커질수록 흐르는 전류량이 작아져서 출력단에 더 작은 전압이 걸리기 때문에 다시 출력전압 값이 낮아지는게 아닐까 생각됩니다.C) 입력신호에 1Vpp 정현파를 가하고, 주파수를 1Hz ~ 100MHz 로 변화시키면서 증폭기 이득을 측정하시오. 이 결과로부터 주파수 응답을 그리고, 저주파 차단주파수 및 대역폭을 구하시오.(그림 1.15 참조)입력100M출력전압(Vpp)0.1V2.3V124V135V135.2V135.1V121V2.2V0.3V= 주파수 응답을 알아보기 위해 입력신호에 1Vpp 정현파를 가한 뒤 주파수 값에 따른 출력 전압값을 위 표에 나타내었습니다. 이는 피드백이 없는 증폭기 회로도의 결과값들이고, 1Hz부터 1GHz까지 AC Sweep을 수행한 결과, -3dB(0.707)되는 지점을 찾아 표시 하였더니 이 때은 49.76Hz로 측정되었고,는 1.64MHz로 측정되었습니다. 둘의 차이값인 대역폭은 약 1.6MHz가 나왔습니다.(3) PSpice 시뮬레이션 결과와 예비과제에서 구한 이론값을 비교하시오.(4) PSpice를 이용하여 의 피드백 증폭기 회로를 구성하시오.항목이론값시뮬레이션 결과값통과대역 이득(dB)1.2dB1.04dB입력저항()520500저주파 차단주파수115Hz820Hz대역폭2.4MHz1.6MHz 피드백 증폭기 회로(5) PSpice를 이용하여 (2)에서 수행한 절차에 따라서 피드백 증폭기의 이득, 입력저항,주파수 응답(대역폭)을 구하시오.a) 1kHz, 25mVpp 정현파를 입력단에 가하여 8양단의 전압을 측정하고 이득을 구하시오.입력전압(Vpp)25mVpp출력전압(Vpp)22.4mVpp이득(dB)0.89b) 입력단에 R6를 연결하고, 저항값을 변화시키면서 입력저항을 구하시오.R6저항1002005001K2K5K10K입력전압()25mVpp25mVpp25mVpp25mVpp25mVpp25mVpp25mVpp출력전압()320mVpp314mVpp300mVpp288mVpp271mVpp240mVpp241mVpp= 예비 과제에서 언급했던 그림 1.12에 대한 회로도 시뮬레이션 결과입니다. 피드백이 있는 증폭기 회로도이고, R6 입력저항값이 변함에 따라 입, 출력 전압 파형이 어떻게 변하는지, 어떤 값으로 변하는지 위 표를보고 알 수 있습니다. 처음 R6저항이 작은 값을 가질 때는 가운데의 출력 파형이 보다 큰 이득값을 가지면서 증폭됨을 알 수 있고, 1K의 저항값을 지나는 순간 이득이 감소

공학/기술| 2013.04.25| 8페이지| 1,000원| 조회(231)

시뮬레이션, 결과보고서, 전자회로실험, 고찰, pspice, 예비보고서, 비고, 설계..

미리보기

닫기