반도체 공정 – 유전체 증착목 차 1. 반도체제조공정 - 박막증착 2 . 박막증착방법 - 물리증착 (PVD) - 화학증착 (CVD) 3 . 박막증착과 박막의 특성 - 유전체증착반도체 제조공정웨이퍼 제조 및 회로설계 - 웨이퍼 제조 모래로부터 고순도 단결정 실리콘 웨이퍼를 만들어 내는 과정 - 회로설계 웨이퍼상에 구현될 전자회로를 설계하는 과정① 단결정 성장 고순도로 정제된 실리콘용 융액에 SPEED 결정을 접촉 , 회전시키면서 단결정 규 소봉 (Ingot) 을 성장시킴 . ② 규소봉 절단 성장된 규소봉을 균일한 두께의 얇은 웨이퍼로 잘라낸다 . 웨이퍼의 크기는 규소 봉의 구경에 따라 3“,4”,6“,8” 로 만들어지며 생산성 향상을 위해 점점 대구 경화 경향을 보이고 있음 . ③ 웨이퍼 표면 연마 웨이퍼의 한쪽면을 연마하여 거울면처럼 만들어 주며 , 이 연마된면에 회로 패턴 을 그려넣게 됨 . 웨이퍼 제조 및 회로설계④ 회로 설계 CAD 시스템을 사용하여 전자회로와 실제 웨이퍼 위에 그려질 회로패턴을 설계함 . ⑤ MASK(RETICLE) 제작 설계된 회로패턴을 E-beam 서리로 유리판 위에 그려 MASK(RETICLE) 를 만듦 . 웨이퍼 제조 및 회로설계웨이퍼 가공 (Fabrication) 웨이퍼의 표면에 여러 종류의 막을 형성시켜 , 이미 만든 마스크를 사용하여 특 정부분을 선택적으로 깍아내는 작업을 되풀이함으로써 전자회로를 구성해 나가 는 전과정 , 죽여서 FAB 이라고 한다 .웨이퍼 가공 (Fabrication) ⑥산화공정 고온 (800~1200℃) 에서 산소나 수증기를 실리콘 웨이퍼 표면과 화학반응 시켜 얇고 균일한 실리콘 산화막 (SiO2) 를 형성 시키는 공정 ⑦감광액 (PR:PhotoResist) 도포 빛에 민감한 물질인 PR 을 웨이퍼 표면에 고르게 도포 시킴 ⑧노광 (EXPOSURE) STE-PRER 를 사용하여 MASK 에 그려진 회로패턴에 빛을 통과시켜 PR 막이 형성된 웨 이퍼위에 회로패턴을 사진찍는 공정 ⑨현상 (DEVELOPMENT) 웨이퍼표면에서 빛을 받은 부분의 막을 현상시키는 공정 .( 일반 사진현상과 동일 )웨이퍼 가공 (Fabrication)웨이퍼 가공 (Fabrication) ⑩식각 (Etching) 회로패턴을 형성 시켜주기 위해 화학물질이나 반응성 가스를 사용하여 필요없는 부분을 선택적으로 제거 시키는 공정 . 이러한 패턴형성과정은 각 패턴층에 대해 계속적으로 반복됨 . ⑪이온주입공정 회로패턴과 연결된 부분에 불순물을 미세한 가스입자 형태로 가속하여 웨이퍼의 내부에 침투시킴으로써 전자 소자의 특성을 만들어줌 . 이러한 불순물 주입은 공 온의 전기로속에서 불순물 입자를 웨이퍼 내부로 확산시켜 주입하는 확산 공정 에 의해서도 이루어짐 .⑫화학기상증착 (CVD:Chemical Vapor Deposition) 공정 가스간의 화학반응으로 형성된 입자들을 웨이퍼 표면에 증착하여 절연막이나 전 도성막을 형성시키는 공정 ⑬금속배선 웨이퍼표면에 형성된 각 회로를 알루미늄선을 연결시키는 공정 웨이퍼 가공 (Fabrication)박막증착 그림 . 박막증착방법물리증착 (PVD) 증발법 (Evaporation method) 스퍼터링증발법 (Evaporation method) - 반응로내를 고진공으로 유지하거나 박막을 입히는 상대물질을 가열 , 혹은 진공과 가열 두가지를 동시에 이용하여 상대물질을 기상으로 만들어 타겟 물질에 입히는 기술 - 공정시간이 빠르고 공정이 단순하며 타겟 물질의 열적 , 화학적변형이 적 고 널리 쓰이는 공정 - 대량의 제품을 코팅시에 각각의 막의 두께가 다를 공산이 크며 대량생산 시 고진공을 요하기 때문에 경제성이 떨어짐스퍼터링 거의 모든 종류의 박막을 양호하게 코팅 할 수 있고 step coverage 도 높아 코팅막의 형상 제한이 거의 없지만 고진공을 요하고 타겟 물질이 열적 , 전기 적으로 변형될 확률이 크고 경제성이 떨어진다 .화학증착 ( CVD ) CVD - gas 상태의 재료를 화학 반응에 의해 기판 (substrate) 위에 안정한 상태의 층 (layer) or 막 (film) 으로 성장 ( 증착 ) 시키는 공정화학증착 ( CVD ) • 적용 예 : -Bipolar IC 에서 Si 기판 위에 단결정 epitaxial 층을 성장시킬 때 . -Silicon gate MOS IC 에서 gate 단자로 polycrystalline Si 를 사용 . -IC 에서 device isolation 에 사용되는 local-oxidation 공정에서 block oxidation 을 위한 mask 로 질화규소 (Silicon Nitride : Si3N4 ) 를 사용 . -metal interconnection 으로부터 poly-Si 를 isolate 하는 데 SiO 2 를 사용할 때 . - 완성된 IC 위에 마지막 passivating layer( 보호층 ) 으로 plasma nitride 를 성장 시킬 때 - plasma enhanced CVD (PECVD) 공정 - interconnection 과 contact 을 위해 metal 과 metal silicide 를 성장시킬 때 등 .• 결과적인 film 구조에 영향을 주는 factor 1. 성장시키고자 하는 기판의 종류 : amorphous , Poly-crystalline, Single crystalline 2. 성장조건 : 온도 , 압력 , 성장률 , 가스 유량 등 . 화학증착 ( CVD ) CVD 의 개략적인 구조저온 증착법 1) 조건 · 대기압 · 온도 : 380 ~ 450℃ 정도 ⇒ SiH 4 를 O 2 로 산화 → SiO 2 증착 2) 적용 A) 저온 증착 산화막 (LTO : Low Temperature Oxide) 성장 : 두 도체 ( 예 ) 금속과 다결정 실리콘 ) 간의 절연을 위해 phosphorous( 인 ) 이 함유된 산화막을 증착시키는 공정 B) 보호막 성장 : 금속막 위에 산화막 층을 CVD 법으로 증착 → 습기 침투 , 불순물 침투 , 기계적 손상 등을 방지 ⇒ 소자 보호 및 특성 안정화저온 증착법 ① 고려해야 할 사항 a) pinhole 발생 억제 b) 보호막 자체의 장력 , 보호막과 하부층의 장력을 감소시켜 크랙 (crack) 발생 억제 c) 보호막 내에 침투된 이동성 이온의 효과적인 게터링 (gettering) 등 ⇒ 이를 위해 보호막 증착시 2~3% 의 PH 3 를 첨가하여 PSG (Phospho- Silica-Glass) 형성 ② 기본반응식 SiH 4 + 2O 2 → SiO 2 + 2H 2 O SiH 4 + O 2 → SiO 2 + 2H 2 2PH 3 + 4O 2 → P 2 O 5 + 3H 2 OPECVD (Plasma Enhanced CVD) ① PECVD : 전계에 의해 전자의 고 에너지화 → 중성 상태의 가스 분자와 충돌 → 가스 분자 분해 → 분해된 가스 상호 간의 반응에 의해 목적하는 박막 성장PECVD (Plasma Enhanced CVD) ② 사용 전기 에너지 : 고주파 (100㎑ 이상 ) AC. ③ 장점 : 저온 (400℃ 이하 ) 에서 증착 공정 수행 ; 고온 공정 시의 증발 , 용융 , out-diffusion, 화학 반응 등 감소 ④ 단점 : 생성가스의 탈착이 원활하지 못해 순수층 형성 곤란3) 공정 순서 A) 보호막 성장 공정 ⅰ) Clean ( 세척 ) ⅱ) Load ⅲ) 증착 Pre-Heat → Pre-purge( 정화 ) → Deposit 1 → Deposit 2 → Deposit 3 → post-purge → safe ⅳ) Unload B) PECVD 공정 ⅰ) Clean ( 세척 ) ⅱ) Load : boat 에 wafer 를 놓고 → boat 를 튜브 속으로 밀어 넣음 iii) 증착 : 프로그램에 의해 자동 진행 ⅳ) Unload : 튜브 문을 열고 boat 를 꺼냄 . → 10 분 정도 대기 중에서 boat 를 식힌 후 → 튀저로 water 를 들어냄 PECVD (Plasma Enhanced CVD)박막증착과 박막의 특성 - 유전체증착 * 반도체 Inter Layer Dielectric(ILD) 용 저유전재료 - 저유전재료는 크게 무기계와 유기계로 나눌 수 있음 - 공정별로는 용액을 스핀코팅하여 박막을 얻을 수 있는 spin-on 형 물질과 기 체 또는 감압상태에서 박막을 얻을 수 있는 화학기상증착법 (CVD) 물질로 분류 spin-on 및 CVD 를 이용하여 현재 상업화 되고 있는 대표적인 저유전재료Spin-on 형 저유전물질은 넓은 면적의 피막을 쉽게 형성 피막 생성속도가 빠르고 저렴하다는 장점 다양한 재료를 이용할 수 있기 때문에 유기물을 이용한 박막제조 ( 예 : 포토레지스 트 ) 에 오랫동안 사용되어진 기술 기계적 물성 또는 열적 물성이 취약하여 구리배선 공정에 사용하기에는 많은 어려움이 있는 것으로 알려져 있음 최근에는 우수한 기계적 물성과 낮은 열팽창 계수를 갖는 새로운 spin-on 형 물질개발에 관한 연구가 진행기상증착형 (CVD) 저유전물질 반도체 공정에서의 CVD 기술은 진공 하에서 공정이 이루어지고 있기 때문에 반도체 공정에 있어 가장 중요한 고려 대상인 먼지나 대기중에 존재하는 이온 물 질로부터 공정을 보호할 수 있다는 장점 용매를 사용하지 않기 때문에 폐기물이나 공해발생을 최소화 spin-on 에 비해 gap filling 과 밀착성이 우수하다는 장점 최근에는 기계적 물성 및 열적 물성이 우수한 PECVD 를 이용한 저유전율 막을 구리배선에 적용하는 회사가 증가{nameOfApplication=Show}
