*한* 스토어

*한*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

11개
전체 판매량

49개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 11개

키르히호프의 전압법칙 KCL 결과레포트입니다.

4. Kirchhoff's Current Law (KCL)1. 실험 결과 및 고찰1) Kirchhoff 의 전류법칙(KCL)- 직 병렬 혼합 회로를 통하여 실제로 KCL의 법칙이 성립하는지 보는 실험이다. 각각의 도선에 흐르는 전류를 측정하여 그들의 대수적 합으로 KCL을 확인한다.* 예비 레포트와 다르게 소자의 저항이 바뀌었으므로, 시뮬레이션을 다시 적용하여 이론과 실제의 차이를 검토한다.R1 : 470 [Ω] -> 510 [Ω] (멀티미터 측정 값 : ５05 [Ω])R2 : 2.2 [kΩ] -> 2.7 [kΩ] (멀티미터 측정 값 : 2.677 [kΩ])R3 : 1 [kΩ] -> 1.2K[kΩ] (멀티미터 측정 값 : 1.192 [kΩ])R4 : 4.7[kΩ] (멀티미터 측정 값 : 4.702 [kΩ])V1 : 6 [V] -> 6.050 [V]1) 회로를 결선하라.< 그림 1 P-SIM 회로도 >< 그림 2 Bread-board 회로도 >2) 멀티 미터를 이용 하여 각 저항에 흐르는 전류를 측정하라.(표 1 : KCL 실험 결과)I1 (R1)I2 (R2)I3 (R3)I4 (R4)측정한 전류값5.02 [mA]1.33 [mA]2.90 [mA]0.75 [mA]이론적 추정값4.9342 [mA]1.2901 [mA]2.9029 [mA]0.7411 [mA]오차값(측정-이론)0.0858 [mA]0.0399 [mA]-0.0029 [mA]0.0089 [mA]오차율(오차값/이론)1.738884 %3.092784 %0.0999 %1.200918 %< 그림 3 . P-SIM 시뮬레이션 결과 - KCL 회로(바뀐 저항에 의한) >오차(측정-이론)의 원인은1) 공급전원의 불안정성(실제 6V가 아니 6.050V를 맞추는데도 상당히 애를 먹었다. 그리고 그 전압 역시 일정 수준 위아래로 요동치고 있었다. 리플 전압의 원인으로 추정)2) 브레드 보드 내의 자체 임피던스와 도선의 저항, 저항의 오차의 영향( 브레드 보드는 도선의 저항과 더불어 실험 회로 자체의 임피던스가 된다. 또한 저항 역시 엄밀히 실제 표기된 저항값이 아니기 때문에 -저항의 측정값은 1페이지 참조 - 전류값은 변하게 된다.)3) 측정자의 미숙함으로 인한 오차, 멀티미터의 정밀성에서 오는 오차, 실험실 내부 환경에 의한 오차 (이는 매 실험시 나타나는 오차로 실험을 많이 반복하면 할수록 계통적 오차는 줄어든다.)* I2의 값이 오차율이 가장 큰 3.0927%였는데 이는 실제 저항 성분의 오차가 가장 큰 것이 R2이기 때문에(2.700㏀ - 2.677㏀ 0.85%) 나타난 결과이다. 다른 전류의 오차가 적은 것도 저항의 오차율이 적기 때문이다.(3) A점에서 전류 IA = I1를 측정하고 KCL을 확인하여라.① 측정값 I1= ( 5.02 ) [mA]I2 + I3 + I4 = ( 1.33 + 2.90 + 0.75 ) = ( 4. 98) [mA]② KCL 확인 I1 - (I2 + I3 + I4) = ( 0.04 ) ? 0 [mA]③ 이론값 I1= ( 4.9342 ) [mA]I2 + I3 + I4 = ( 1.2901 + 2.9029 + 0.7411 ) = ( 4.9341) [mA]④ KCL 확인 I1 - (I2 + I3 + I4) = ( 0.0001 ) ? 0 [mA](③, ④는 P-SIM의 의한 결과 값으로 바뀐 소자에 대해 다시 실험한 것임)A점에서의 전류의 측정을 통하여 이론, 측정 모두 KCL이 성립함을 확인 할 수 잇다. 측정값에서 0.04mA의 오차는 (계통적 오차를 무시 했을 때 - 반복을 통하여) 브레드 보드 내의 자체 임피던스와 도선의 저항, 저항의 오차의 영향에 의한 것이라 할수 있다.(4) B점에 흐르는 전류 IB를 측정하고 B점에서의 KCL을 확인하여라.① 측정값 IB = ( 3.68 )[mA]I3 + I4 = ( 2.90 ) + ( 0.75 ) = ( 3.65 ) [mA]② KCL 확인 IB - ( I3 + I4) = ( 0.03 ) ? 0 [mA]③ 이론값 IB= ( 3.6441 ) [mA]I3 + I4 = ( 2.9029 ) + ( 0.7411 ) = ( 3.6440 ) [mA]④ KCL 확인 IB - ( I3 + I4) = ( 0.0001 ) ? 0 [mA](③, ④는 P-SIM의 의한 결과 값으로 바뀐 소자에 대해 다시 실험한 것임)B점에서의 전류의 측정을 통하여 이론, 측정 모두 KCL이 성립함을 확인 할 수 잇다. 측정값에서 0.03mA의 오차는 계통적 오차를 무시 했을 때, 브레드 보드 내의 자체 임피던스와 도선의 저항, 저항의 오차의 영향에 의한 것이다.

공학/기술| 2010.10.12| 4페이지| 1,500원| 조회(294)

키르히호프, 결과, KCL, 결과 레포트, 전류 법칙

미리보기

닫기
키르히호프의 전압법칙 KVL 결과레포트입니다.

5. Kirchhoff's Voltage Law (KVL)1. 실험 결과 및 고찰1) Kirchhoff 의 전압법칙(KVL) - 단일 전압원의 경우- Kirchhoff의 전압법칙을 이해하고 실험적으로 확인한다.(단일 전압원, 다중 전압원)* 예비 레포트와 다르게 소자의 저항이 바뀌었으므로, 시뮬레이션을 다시 적용하여 이론과 실제의 차이를 검토한다.R1 : 1 [kΩ] -> 1.2 [kΩ] (멀티미터 측정 값 : 1.192 [Ω])R2 : 3 [kΩ] (멀티미터 측정 값 : 2.954 [kΩ])R3 : 4.7 [kΩ] (멀티미터 측정 값 : 4.702 [kΩ])R4 : 4.7 [kΩ] (멀티미터 측정 값 : 4.708 [kΩ])V1 : 6 [V] -> 6.050 [V]1) 회로를 결선하라.< 그림 1 P-SIM 회로도 >< 그림 2 Bread-board 회로도 >2) 2) 폐루프(Closed loop) 1의 점 A에서부터 시계 방향으로 돌면서 각 저항에 대한 전압 강하 VAB, VBC, VCD, VDE 를 측정하라.* 참고 : VXY의 값을 전압계로 측정하는 경우 전압계의 + 단자를 Y점에 -단자를 x점에 연결하여 전압값을 읽어야 한다.(표 1 : KVL 실험 결과)VABVBCVCDVDEVT측정 전압0.533 [V]1.317 [V]2.103 [V]2.104 [V]6.050 [V]이론값0.5294 [V]1.3235 [V]2.0735 [V]2.0753 [V]6 [V]오차율0.6805 %0.4911 %1.4227 %1.4709 %0.8333 %< 그림 P-SIM 단일 전압원을 가지는 회로의 분석 >오차(측정-이론)의 원인은1) 공급전원의 불안정성(실제 6V가 아니 6.050V를 맞추는데도 상당히 애를 먹었다. 그리고 그 전압 역시 일정 수준 위아래로 요동치고 있었다. 리플 전압의 원인으로 추정)2) 브레드 보드 내의 자체 임피던스와 도선의 저항, 저항의 오차의 영향( 브레드 보드는 도선의 저항과 더불어 실험 회로 자체의 임피던스가 된다. 또한 저항 역시 엄밀히 실제 표기된 저항값이 아니기 때문에 -저항의 측정값은 1페이지 참조 - 전류값은 변하게 된다.)3) 측정자의 미숙함으로 인한 오차, 멀티미터의 정밀성에서 오는 오차, 실험실 내부 환경에 의한 오차 (이는 매 실험시 나타나는 오차로 실험을 많이 반복하면 할수록 계통적 오차는 줄어든다.)* VCD 의 값이 오차율이 가장 큰 1.4227 % 이다. 그 원인은 3장의 분압기 분류기와 같다. 즉, 직렬 회로에서의 각 저항으로 흐르는 전류는 모두 같으므로, 결국 저항의 크기가 가장 큰 R3, R4(4.702 kΩ, 4.708 kΩ)에서 오차율이 가장 클 수 밖에 없다. 실제 R4가 6Ω 더 크므로 R4가 가장 오차율이 크게 나온다.(3) KVL을 확인 하시오① VT = VAE 의 측정 : VT = 6.050 [V]② 전압 강하의 합 : VAB + VBC + VCD + VDE = 0.533 + 1.317 + 2.103 + 2.104 = 6.057 ? 6.050 [V]- 인가된 전압 보다 측정 된 전압이 더 높게 나온 것은 에너지 보존의 법칙에 위배 된다. 이는 전압 측정을 잘 못한 경우(계통적 오차) 그리고 불안정한 파워서플라이의 전압이 원인이라 할 수 있다.③ KVL 확인 : VT - ( VAB + VBC + VCD + VDE ) = 6.050 - 6.057= -0.007 ? 0 [V]④ 이론값 VT = VAE 의 측정 : VT = 6 [V]⑤ 전압 강하의 합 : VAB + VBC + VCD + VDE = 0.5294 + 1.3235 + 2.0735 + 2.0753 = 6.0017 ? 6 [V]⑥ KVL 확인 : VT - ( VAB + VBC + VCD + VDE ) = 6 - 6.0017 = -0.0017 [V](④, ⑤, ⑥는 P-SIM의 의한 결과 값으로 바뀐 소자에 대해 다시 실험한 것임)- P-SIM 시뮬레이션결과에서 -값이 나온 것은 소수점에서 반올림을 했기 때문이다.LOOP1의 전압의 측정을 통하여 이론, 측정 모두 KVL이 성립함을 확인 할 수 잇다. 전체적인 전압에서 측정값과 이론값의 오차는 역시 저항성분에서 기인한다. 저항성분이 전류를 결정하기 때문에 전압의 오차율은 저항의 오차값에 크게 영향을 받는다.2) Kirchhoff 의 전압법칙(KVL) - 다중 전압원의 경우* 예비 레포트와 다르게 소자의 저항이 바뀌었으므로, 시뮬레이션을 다시 적용하여 이론과 실제의 차이를 검토한다.470 [Ω] -> 510 [Ω] (멀티미터 측정 값 : 505 [Ω])2 [kΩ] -> 1.8 [kΩ] (멀티미터 측정 값 : 1.780 [kΩ])2.2 [kΩ] -> 2.7 [kΩ] (멀티미터 측정 값 : 2.677 [kΩ])4.7 [kΩ] (멀티미터 측정 값 : 4.708 [kΩ])5 [V] -> 5.024 [V]1.5 [V] -> 1.306 [V]1.5 [V] -> 1.544 [V]1) 회로를 결선하라.< 그림 4 P-SIM 회로도 >< 그림 5 Bread-board 회로도 >2) 회로내의 각 점간의 전압 값을 측정하라.( 표 2 : KCL 실험 결과 )VBAVCBVDCVEDVFEVGFVAG측정값5.025[V]- 1.070[V]1.306[V]- 1.470[V]- 0.277[V]1.544[V]- 5.024[V]계산값5.0000[V]-1.0778[V]1.5000[V]-1.6167[V]-0.3053[V]1.5000[V]-5.0000[V]오 차0.5 %0.7237 %12.9333 %9.07798 %9.09293 %2.933333 %0.48 %< 그림 6 P-SIM 단일 전압원을 가지는 회로의 분석 >오차(측정-이론)의 원인은1) 공급전원의 불안정성(5.025V를 맞추는데도 상당히 애를 먹었다. 또한 1.5V 전원을 맞추는데 너무나 변동이 심해서 1.317V로 할 수밖에 없엇다.)에서 1.5대신 1.317V로 할 수 밖에 없던 것이 가장 큰 원인이다. 이번 실험에서 LOOP1과 LOOP2가 ‘GB가 단락되는 덕분에’ 거의 독립적인 회로가 되어서 AB, AG간(LOOP1) 오차는 거의 없었다. 하지만 LOOP2의 오차는 상당히 큰 수준이 되버렸다.2) 브레드 보드 내의 자체 임피던스와 도선의 저항, 저항의 오차의 영향도 있다. 하지만 1)의 공급전원의 불안정성에 의해 2)의 원인에 의한 오차는 비중이 낮은 편이다.3) 측정자의 미숙함으로 인한 오차, 멀티미터의 정밀성에서 오는 오차, 실험실 내부 환경에 의한 오차가 가 있다.3) 각 Loop에 대한 KVL 식을 세워라(전압원의 전압값은 숫자로 표시하지 말고 각각 VAG, VDC, VGF로 표시할 것)① Loop 1에 대한 KVL 식 : VBA + VAG = 0② Loop 2에 대한 KVL 식 : VAG + VGF + VDC + VFE + VED + VCB + VBA = 04) 3)에서 세운 2개의 KVL 식에 (2)에서 얻은 측정값들을 대입하여 KVL 등식이 성립하는지 확인하시오.① 결과값 Loop 1에 대한 KVL 식 : VBA + VAG = 0VBA(= 5.025) + VAG(= - 5.024) = -0.001 ? 0 V루프1에서 0.001의 차가 난 것은 원인2. 브레드 보드 내의 자체 임피던스와 도선의 저항에 의한 것이다.② 결과값 Loop 2에 대한 KVL 식 : VAG + VGF + VDC + VFE + VED + VCB + VBA =0VAG(= - 5.024) + VGF(= 1.544) + VDC(= 1.306) + VFE(=- 0.277) +VED(= - 1.470) + VCB(= - 1.070)+ VBA(= 5.025) = 0.034 V ? 0 V루프2에서 0.034라는 비교적 큰 오차가 났는데, 이는 오차1. 공급전원의 불안정(수치가 교류전원처럼 변화-맥동류)에 의한 영향이다. 오차2.의 영향도 있지만, 루프1의 결과를 참고해도 오차2의 영향은 적다.③ 이론값 Loop 1에 대한 KVL 식 : VBA + VAG = 0VBA(= 5.0000) + VAG(= -5.0000) = 0④ 이론값 Loop 2에 대한 KVL 식 : VAG + VGF + VDC + VFE + VED + VCB + VBA =0VAG(= -5.0000) + VGF(= 1.5000) + VDC(= 1.5000) + VFE(=- 0.3053) +VED(= -1.6167) + VCB(=- 1.0778)+ VBA(= 5.0000) = 0.00005 V ? 0 V

공학/기술| 2010.10.12| 8페이지| 1,500원| 조회(498)

KVL, 키르히호프, 결과, 결과 레포트, 전압 법칙

미리보기

닫기
테브난, 노턴 정리의 결과 레포트입니다.

6장. Thevenin & Norton 정리1. 실험 결과 및 고찰이번실험에서 비교해야할 항목을 나열해보면1. 이론값 VS 실험값에 의한 오차2. 실험값 VS 가변저항에 의한 오차3. 계산값 테브난전압(노턴 전류) VS 실제 인가한 테브난전압(노턴 전류)의 오차가변저항과 파워서플라이 전압은 실제 값과 맞추기가 상당히 어렵기 때문에 가변저항과 파워서플라이 전압에 의한 오차를 반드시 계산해야한다.1. 테브난의 정리1) 회로를 결선하라.이론값R1=3kΩR2=470ΩR3=240ΩR4=1.2kΩV=12V실험값R1=2.945kΩR2=466ΩR3=239ΩR4=1.176kΩV=12.09V< 그림 1. 테브난 실험 회로 >< 그림 2. 테브난 등가회로 >2) RL의 양쪽 끝에 나타나는 출력전압을 V0, 출력전류를 I0라 할 때, RL을 1kΩ과 2kΩ으로 가변 시키면서 V0, I0의 측정값과 계산 값을 구하라.< 그림 3. RL=1kΩ 에 인가되는 전압V0과 전류 I0 구하기 >< 그림 4. RL=2㏀에 인가되는 전압V0과 전류 I0 구하기 >< 그림 5. P-SIM 시뮬레이션 - RL=1㏀에 인가되는 전압V0와 전류 I0 구하기 >< 그림 . P-SIM 시뮬레이션 - RL=2㏀에 인가되는 전압V0와 전류 I0 구하기 >(표 1 : RL의 전압, 전류)가변저항가변저항가변저항측정값이론값오차이론값실험값(측정)실험값(계산)(RL=V0/I0)V0I0V0I0RL=1kΩRL=0.997KΩRL=1.0006KΩ0.330V0.3298mA0.32018 V0.32018mA3.004%RL=2kΩRL=1.983KΩRL=1.9916KΩ0.478V0.2400mA0.45337 V0.22668mA5.876%여기서 측정된 가변저항이 V0와 I0로 계산한 가변저항보다 높게 측정되는데 이는 빵판의 자체 임피던스와 도선의 임피던스 때문이다.(표1)과 에 나타난 대로 실제 시뮬레이션값과 오차의 차이는1. 빵판의 자체 임피던스와 도선의 임피던스( 그 결과 측정된 가변저항이 V0와 I0로 계산한 가변저항보다 높게 측)한 후 a, b사이의 등가저항 Rth를 측정하라.(표 2 : 테브낭 등가 전압, 저항)측정값이론값오 차VthRthVthRth0.785 V1.403 KΩ0.77628 V1.4244 KΩ1.5075%< 그림 7. 테브난 전압 Vth 구하기 >< 그림 8. 테브난 저항 Rth 구하기 >< 그림 . P-SIM 시뮬레이션 - 테브난 전압 Vth 구하기>Vth는 R3에 걸리는 전압과 같다. (R4로는 전류가 흐르지 않는다)이론적인 Rth는 [ (R1+R2) || R3 ]+R4 로 구한다. (독립 전원 제거후)멀티미터의 저항 측정원리는 소량의 전압을 회로에 인가한 후 흐르는 전류로 측정하는 것이기 때문에 저항을 측정할 때는 반드시 독립 전원을 제거한 후 저항만으로 구성된 회로로 구해야 한다.(4) 앞에서 구한 값들로 테브난 등가회로를 완성하고 직류 전원장치와 가변저항을 이용하여 회로를 결선한다.< 그림 . 테브낭 등가 회로 >이론의 Rth=1424.4743 Ω(실제 Rth는 멀티미터로 측정 가능함.)측정된 Rth=1.403KΩ이론값 : ( Vth = 0.77628 [V], Rth = 1.424 [KΩ] )실험값 : ( Vth = 0.785 [V], Rth = 1.403 [KΩ] )(5) 결선한 테브난 등가회로에서 RL에 나타난 전압 Vot와 전류 Iot의 측정값과 개산 값을 구하고 그 오차를 구하여 표 3에 기록하라.(표 3 : RL의 전압, 전류)이론값실험값(측정)실험값(계산)V0/I0측정값이론값오차V0I0V0I0RL=1kΩRL=0.989kΩRL=1.00060.330V0.318mA0.32018 V0.32018mA3.0670%RL=2kΩRL=1.952kΩRL=1.96630.468V0.238 mA0.45337 V0.22668mA3.2269%< 그림 25. RL=1kΩ 일 때 테브낭 회로 >< 그림 26 P-SIM 시뮬레이션 RL=1kΩ 일 때 >< 그림 . RL=2kΩ 일 때 테브낭 회로 >< 그림 14. P-SIM 시뮬레이션 RL=2kΩ 일 때 >6) 과 을 비교하여1.0006KΩ0.330V0.3298mA0.32018V0.32018mA3.004%RL=2kΩRL=1.983KΩRL=1.9916KΩ0.478V0.2400mA0.45337V0.22668mA5.876%(표 3 : RL의 전압, 전류)이론값측정된 RL실험값(계산)V0/I0측정값이론값오차V0I0V0I0RL=1kΩRL=0.989kΩRL=1.00060.330V0.318mA0.32018V0.32018mA3.0670%RL=2kΩRL=1.952kΩRL=1.96630.468V0.238mA0.45337V0.22668mA3.2269%(표 1)과 (표 3)에서 나타나는 가장 큰 차이는 가변저항의 측정값이다. RL가변저항을 맞추는데는 상당히 힘들었는데 가변저항을 조금만 돌려도 큰 많은 변화가 있었기 때문이다. 수차례에 걸친 시도로 1KΩ2KΩ에 가까운 저항을 맞췄는데 그 값에도 차이가 날 수 밖에 없었다.또 Rth를 맞추는데도 애를 먹었는데, 실험값 Rth = 1.403 [KΩ]를 제대로 맞출 수가 없었다. (실제 Rth값은 Rth = 1.378 [KΩ]). 즉 두 개의 가변저항의 영향으로 상당한 오차가 발생한 것이라 볼수 있다.오차의 원인을 좀더 깊이 분석해보면,Rth값은 각각의 실험(RL이 1kΩ,2kΩ인 경우)에 동일하게 영향을 주므로 측정된 측정된 RL과 실험값(계산)V0/I0의 비교는 결국 회로내의 자체 저항(도선과 빵판의 임피던스)를 의미한다고 할수 있다.종합하여 보면1. 가변저항을 맞추는데 어려움(RL의 경우는 각각 실험 - RL이 1kΩ,2kΩ인 경우 에 달리 적용되었으므로 각각의 실험에 다른 영향을 줌)(Rth의 경우는 동일한 각각의 실험에 동일하게 사용됨으로 동일한 영향을 줌)2. 테브난 전압을 맞추는데 어려움(같은 테브난 전압을 사용했으므로 각각의 실험에 동일한 영향을 줌)3. 실제 저항의 오차, 인가할 전압의 오차. 도선과 빵판의 자체 임피던스 영향 (이는 각각의 실험에 다른 영향 - 이론값과 실험값의 오차 - 을 줌)즉 표1과 표3의 오차의 차이는 근본적으로 가변된 전류원과 하나의 임피던스로 나타낼수 있다”는 이론이다.2. 노턴의 등가회로1. 회로를 구성한다.이론값R1 = 1kΩR2 = 470ΩR3 = 2.2kΩR4 = 1.2kΩV = 6V실험값R1 = 0.995kΩR2 = 466ΩR3 = 2.174KΩR4 = 1.176kΩV = 6.092V< 그림 15. 노턴정리를 위한 회로 >< 그림 16. 노턴 등가 회로>2) 부하저항 RL을 연결하여 부하에 흐르는 전류 IL을 측정하고, 이론값을 계산하여 에 기록하라.(표 4 : RL에 흐르는 전류 IL)이론값실험값IL오차측정값이론값RL=100ΩRL=97.5Ω3.412mA3.41041mA0.0466%RL=200ΩRL=216Ω2.850mA2.84833mA0.0586%RL=240ΩRL=239Ω2.773mA2.77218mA0.0295%RL=4.7kΩRL=4.608kΩ0.405mA0.39816mA1.7087%3)단락 a와 b사이에 단락용 도선을 연결하고, 단락회로 a-b 점 사이에 흐르는 전류 IN을 측정하라.< 그림 . 노턴 등가 전류 구하기 >< 그림 18. P-SIM 시뮬레이션 노턴 등가 전류 >(이론값 : IN = 4.08163 [mA])(실험값 : IN = 4.058 [mA])4) 단락용 도선, 부하저항과 전원을 제거한 후 등가저항 Rth를 측정하라.< 그림 . 노턴 등가 저항 구하기 >(이론값 : Rth = (R1+R2)||R3||R4 = 508.0911Ω)(실험값 : Rth = (R1+R2)||R3||R4 = 493Ω)이는 저항의 오차와 빵판, 도선의 저항의 오차 때문이다.5) 앞에서 구한 값들로 노턴 등가회로를 결선하고, 부하저랑 RL에 흐르는 전류 IN의 측정값과 계산값을 구하고 그 오차를 구하려라.(전류원에 해당하는 실험 장비는 없으므로 다음과 같이 전압원으로 대체한다.)< 그림39. 노턴 등가회로 >< 그림40. 실제 동작을 위한 노턴 등가 회로 >** Vx = In * (Rth*RL) / (Rth+RL)Vx = RL에 걸리는 전압. (서플라이에 입력해야 할값)In= 4.08163 [mA])(이론값 : Rth = (R1+R2)||R3||R4 = 508.0911Ω)(실험값 : IN = 4.058 [mA])(실험값 : Rth = (R1+R2)||R3||R4 = 493Ω)(표 5: 노턴 등가 회로에 흐르는 전류)부하저항의 이론값(실험값)이론값 Vx(V)인가해야할Vx(V)ILN오차이론값실험값(측정)RL=100Ω(97.5Ω)0.341040.333593.41041 mA3.422mA0.33869%RL=200Ω(216Ω)0.626630.612952.84833 mA2.838mA0.36398%RL=240Ω(239Ω)0.665320.650802.77218 mA2.723mA1.80609%RL=4.7kΩ(4.608kΩ)1.871521.830670.39819 mA0.397mA0.29974%( P-SIM 시뮬레이션 : ILN)실험값Vx(V)는 ** Vx = In * (Rth*RL) / (Rth+RL) ** 에 의해 계산된 것이다.실제 인가된 Vx(V)와 인가해야될 Vx(V)는 차이가 있었다. 불행히도 그 당시 인가된 전압을 기록하지 못하였다. 여기에서 인가된 Vx(V)와 실제 인가하여야 할 Vx(V)오차는 이론상의 전류와 실제 흐르는 전류의 비교를 통해서 간접적으로 알 수 있다. 인가된 Vx(V)와 인가하여야 할 Vx(V)의 오차는 전류 오차와 비슷하므로 인가된 Vx(V)는 미루어 짐작가능하다.(이는 이론상 Rth와 실제 Rth가 비교적 비슷하고, 도선과 빵판의 임피던스는 미비하다고 여겼기 때문이다.)오차의 원인은1. 저항값 자체(R1,R2,R3,R4)에서 오는 오차와 빵판과 도선의 임피던스 오차, 인가된 전압이 실제 계산한 인가전압과 차이2. 노턴 등가저항의 오차(Rth맞추기) 508.0911Ω ->493Ω3. 노턴전류원(여기선 전류원대신 전압원을 사용)에서 서플라이가 불안정했고, 정확히 전압을 맞추는 것은 아날로그에선 사실상 불가능.그러나, 이번실험에서 오차가 1.8%안으로 들어간 것은 성공적인 실험이라 할수 있다.6) 와 를 비교하여 노턴

공학/기술| 2010.10.12| 15페이지| 2,000원| 조회(1,331)

노턴, 테브난, 테브난의 정리, 테브낭, 테브난 실험

미리보기

닫기
분압기와 분류기 결과 레포트 입니다.

3. 분압기와 분류기1. 실험 결과 및 고찰1) 실험 - 저항을 직렬로 연결했을 때 각 저항에 걸리는 전압을 측정하는 실험이다. 직렬로 연결시 전압과 전류 중 변하지 않는 요소가 어떤 것인지를 먼저 인지하고 실험에 임한다. 이 실험은 전압계의 전압 분배기로 응용되고 있다.1) 회로를 결선하라.< 그림 1 P-SIM 회로도 >< 그림 2 Bread-board 회로도 >2) 전원을 제거하고 R1,R2,R3, 총저항 RT를 측정하라.R1 : 0.221kΩ, R2 : 0.390kΩ, R3 : 0.470kΩ, RT : 1.087kΩ3) 전원전압과 각저항의 양단에서 강하되는 전압을 측정하라.V1 : 1.22 (V) V2 : 2.13 (V) V3 : 2.62 (V) Vr : 5.97 (V)Vs(DC전압) : 6.030 (V)4) 그림 1에서 측정한 값들을 < 표 1 > 에 기록하라계산저항값= (측정전압값 / 표시값)오차율= |(계산값-표시값) / 표시값| * 100(%)( 표 1 : 직렬 회로 실험 )저 항표시저항값전 압측정전압값전 류측정전류계산저항값오차(%)A-BR1220 ΩV11.22 VI15.49 mA0.2222 kΩ1.0000B-CR2390 ΩV22.13 VI25.49 mA0.3879 kΩ0.5384C-DR3470 ΩV32.62 VI35.49 mA0.4772 kΩ1.5319D-ART1080 ΩVr5.97 VIr5.49 mA1.0870 kΩ0.6481( 표 2 : P-SIM과의 비교 )< P-SIM 의 시뮬레이션 전압 >P-SIM과의 전압 비교를 할 때 V1(220Ω) 에선 같은 결과가 나왔으며 V2(390Ω)에선 0.046V 차이가 났으며, V3(470Ω)에선 0.089V차이가 났다. P-SIM의 전류 값은 5.555mA였으나 실제 실험에서의 전류 값은 5.49mA로 0.055mA의 차이가 났다. 저항값의 경우는 < 표 1 > 에 P-SIM과의 차이가 적혀있다. P-SIM은 Ideal한 상태를 시뮬레이션한 결과이다.< P-SIM 의 시뮬레이션 전류 >직렬 회로 실험는 1.5319%로 C-D구간 R3에서 나타났다. 원인으로는 저항별로 표시 저항값과 실제 저항값의 차이의 비율이 가장 큰 R3의 영향이 크겠고, 공급 전원의 불안정(우리조 실험실 서플라이의 게이지가 유동적), 또 실제 전압이 6.030 V이지만 저항에 걸리는 전압이 5.97 V 인 것으로 보아 도선, 브레드보드 내의 미세한 저항 성분에서 분압된점이 주된 원이 이라 할수 있겠다. 물론 측정자의 미숙함으로 인한 오차, 멀티미터의 정밀성에서 오는 오차, 실험실 내부 환경에 의한 오차도 충분히 고려 할 수 있다.추가적으로 직렬실험을 통한 계산저항값과 멀티미터로 측정한 저항값을 비교해 보았다.계산 저항값멀티미터 저항값오차(%)0.2222 kΩ0.221kΩ0.54290.3879 kΩ0.390kΩ,0.53840.4772 kΩ0.470kΩ1.53191.0870 kΩ1.087kΩ0계산된 저항값과 멀티미터 저항값이 다른 이유도 앞서 분석한 이유와 같다. 계산된 저항값이 앞서말한 오차의 원인을 포함하고 있기 때문이다. 주목할만한 점은 앞서본 오차보다 오차가 줄었다는 점이다.2) 실험 1) 회로를 결선하라< 그림 3 P-SIM 회로도 >< 그림 4 Bread-board 회로도 >2) 각 저항의 양단의 전압을 측정하라.R1 : 0.987kΩ, R2 : 0.985kΩ, R3 : 0.983kΩ,V1 : 5.840 (V) V2 : 5.840 (V) V3 : 5.840 (V) Vr : 5.840 (V)Vs(DC전압) : 6.030 (V)3) I1, I2, I3, I4를 측정하라.I1 : 6.29 (mA) I2 : 6.10 (mA) I3 : 6.09 (mA) IT : 18.48 (mA)4) 에서 측정된 다음 값들을 에 기록하라.계산저항값= (측정전압값 / 표시값)오차율= |(계산값-표시값) / 표시값| * 100(%)( 표 3 : 병렬 회로 실험 )저 항표시저항값전 압측정전압값전 류측정전류계산저항값오차(%)B-GR11 kΩV15.840 VI16.29 mA0.9284 kΩ7.7121C-FR21 VI26.10 mA0.9573 kΩ4.4604D-ER31 kΩV35.840 VI36.09 mA0.9589 kΩ4.2861A-HRT0.3333 kΩVr5.840 VIr18.48 mA0.3160 kΩ5.4746( 표 4 : P-SIM과의 비교 )< P-SIM 의 시뮬레이션 전압 >P-SIM과의 전압 비교를 할 때 V1V2V3에서 모두 0.16V차이가 났다. P-SIM의 전류 값은 모두 6.000mA였으나 실제 실험에서의 전류 값은 각각 6.29 mA, 6.10 mA, 6.09 mA 로 0.29mA, 0.10mA, 0.09mA의 차이가 났다. 저항값의 경우는 < 표 2 > 에 P-SIM과의 차이가 적혀있다. P-SIM은 Ideal한 상태를 시뮬레이션한 결과이다.< P-SIM 의 시뮬레이션 전류 >병렬 회로 실험에서 가장 큰 오차는 7.7121%로 B-G구간 R1에서 나타났다. 원인으로는 - 직렬 회로 실험과 같은 이유로 - 저항별로 표시 저항값과 실제 저항값의 차이의 비율이 가장 작은 R1의 영향이 크겠고(이는 직렬과는 반대이다. 직렬에서는 실제 저항값과 표시 저항값의 차이가 가장 큰 것이 오차가 가장 컷다. 그 이유는 병렬에서는 전압이 일정한 대신 전류가 변하기 때문이다. 직렬에서는 전류가 일정하고 전압역시 분배되기 때문에 그영향이 훨씬 적다), 공급 전원의 불안정(우리조 실험실 서플라이의 게이지가 유동적), 또 실제 전압이 6.030 V이지만 저항에 걸리는 전압이 5.840 V 인 것으로 보아 도선, 브레드보드 내의 미세한 저항 성분에서 분압된점이 주된 원인 이라 할수 있겠다. 물론 측정자의 미숙함으로 인한 오차, 멀티미터의 정밀성에서 오는 오차, 실험실 내부 환경에 의한 오차도 충분히 고려 할 수 있다.또 하나 특이한 점은 오차가 나오리라 예상한 부분에서 나오니 않은 것인데 전류의 총합이 실제 측정한 전류와 일치했다는 점이다. 도선의 저항, 빵판의 저항, 기기의 저항등을 고려했을 때 아무래도 전체 전류가 각각의 전류의 합보다는 약간이나마 적을 것으로 예상했으. 이는 전체 전류 측정 위치, 회로 구성시 비교적 짧은 회선으로 연결했기때문이라고 여겨진다. 여기서 배울점은 회로 구성할때는 컴팩트하게 구성하면 오차를 더욱 줄일수 있다는 점이다.추가적으로 병렬실험을 통한 계산저항값과 멀티미터로 측정한 저항값을 비교해 보았다.계산 저항값멀티미터 저항값오차(%)0.9284 kΩ0.987 kΩ5.937180.9573 kΩ0.985 kΩ2.812180.9589 kΩ0.983 kΩ2.451670.3160 kΩ0.328 kΩ3.75608계산된 저항값과 멀티미터 저항값이 다른 이유도 앞서 분석한 이유와 같다. 계산된 저항값이 앞서말한 오차의 원인을 포함하고 있기 때문이다. 주목할만한 점은 앞서본 오차보다 오차가 줄었다는 점이다. (직렬 연결과 동일함)3. 직 ? 병렬 회로 실험1) 회로를 결선하라.< 그림 5 P-SIM 회로도 >< 그림 6 Bread-board 회로도 >2) 각 저항의 양단의 전압을 측정하라.R1 : 0.987kΩ, R2 : 2.957kΩ, R3 : 4.646kΩV1 : 2.045 (V) V2 : 3.720 (V) V3 : 3.720 (V) Vr : 5.900 (V)Vs(DC전압) : 6.030 (V)3) R1, R2, R3의 전류를 측정한다.I1 : 2.04 (mA) I2 : 1.247 (mA) I3 : 0.793 (mA) IT : 2.04 (mA)4) 그림 5에서 다음 값들을 에 기록하고 B-G 간의 합성저항을 RP라고 할 때 측정값과 계산 값의 오차를 구하라.( 표 5 : 직 . 병렬 회로 실험 )전압전류계산값측정값오차계산값측정값오차A-B2.119 V2.045 V3.4922A점2.119 mA2.040 mA3.7281B-G3.880 V3.720 V4.1237C점1.293 mA1.247 mA3.5576A-G6.000 V5.900 V1.6666D점0.8256 mA0.793 mA3.9486B-G간의 합성저항은 저항의 병렬연결을 통한 방법과 옴의법칙을 이용한 등가 저항으로 구하는 방법이 있다.① 저항의 병렬연결을 통한 방하면R2 : 3.000kΩ, R3 : 4.700kΩ에서 RP=R2*R3/(R2+R3)RP는 1.831169kΩ 가 된다.② 옴의 법칙을 이용한 등가 저항 RPB-G간의 전압은 3.720 V, 전류는 회로전체의 전류인 2.040 mA따라서 RP = VBG / IBG = 1.823529kΩ 이 된다.병렬 저항 RP(표시값)등가 저항 RP(계산값)오차(%)1.831169kΩ1.823529kΩ0.4172* 멀티미터를 이용하여 직접 저항을 측정해 본 결과R2 : 2.957kΩ, R3 : 4.646kΩ에서 RP=R2*R3/(R2+R3)RP는 1.8069kΩ 가 된다. 이는 계산값과의 오차가 0.9203%로 나타났다.(실질적인 오차)( 표 6 : P-SIM과의 비교 )< P-SIM 의 시뮬레이션 전압 >P-SIM과의 전압 비교를 할 때 A-B, B-G, A-G 에서 각각 0.074V 0.16V 0.1V 차이가 났다.P-SIM의 전류 값은 A점 2.119 mA,B점 1.293 mA,C점 0.8256 mA이었으나 실제 실험에서의 전류 값은 각각 2.040mA,1.247 mA, 0.793mA로 각각0.079mA, 0.046mA, 0.0326mA의 차이가 났다.< P-SIM 의 시뮬레이션 전류 >직. 병렬 회로 실험에서 가장 큰 오차는 전압에서 B-G구간(병렬부분) 4.1237%, 전류에서는 D점의 3.9486%로 나타났다. 그 이유는 앞서 살펴본 직렬, 병렬 연결에서의 오차의 크기 분석과 일치한다. 직렬부분, 병렬부분에서 오차가 더 크게 발생하는 쪽은 병렬이다. 직렬에서는 전압이 분배되어 그에 따라 전류가 조절되는 반면, 병렬에서는 전압이 일정한 대신 전류가 분배되기 때문에 전체 전류가 저항에 따라 상대적으로 크게 변하게 되기 때문이다. 저항을 살펴보면 직-병렬 회로에서 B-G의 측정저항은 실제 저항보다 0.9203% 차이나는 반면. A-B의 저항(R1)은 실제 저항 0.987kΩ과 표시저항 1kΩ의 차이가 0.013% 밖에 차이가 나지 않는다. 이는 병렬에서 오차가 발생활 확말한다.

공학/기술| 2010.10.12| 9페이지| 1,000원| 조회(352)

분류기, 분압기, 기초 회로 실험, 분압기와 분류기, 결과 레포트

미리보기

닫기
중첩의 정리, 가역정리의 예비 레포트입니다.

7장. 중첩의 정리와 가역정리1. 실험 목적- 중첩의 원리와 가역의 정리를 이해하고 이를 실험적으로 확인한다.2. 실험 준비물1) 멀티미터(전류측정)2) 직류 전원 장치(DC Power Supply)3) 저항 180Ω 200Ω 300Ω 1kΩ 2kΩ 2.2kΩ 각 1개3. 기초이론○ 중첩의 정리(The principle of superposition)다수의 전원을 포함하는 선형 회로망에서 회로내의 임의의 점의 전류 또는 두 점간의 전압은 개개의 전원이 개별적으로 적용될 때 흐르는 전류 또는 두 점간의 전압을 합한 것과 같은데 이것을 중첩의 정리라고 한다.여기서 전원이 단독으로 존재한다는 것은 다른 전원을 제거, 즉 전압원은 단락(short a voltage source), 전류원은 개방 한다(open a current source)는 것을 의미한다.(이 개념은 앞서본 테브난, 노턴 정리와 동일한 부분이다.)그림 중첩의 정리. 기본회로.그림 중첩의 정리. 회로2.그림 중첩의 정리. 회로3.그림1에서 Ia를 구할 수 있는 방법은 여러 가지가 있다.( 앞서 배운 테브난 등가저항, 혹은 KCL, KVL, 노드볼티지, 메시 커런트 등등 )여기서는 중첩의 정리를 활용하였는데 그림 1의 회로는 그림 2와 그림 3으로 각각 나누어진다. 이때 전압원은 단락, 전류 원을 개방한다는 원리에 의해 그림 2와 그림 3에서 각각 전압 원을 전선으로 대체하였다.Ia = Ib + Ic로 나타내어지며(중첩의 원리)Ib는 그림 2에서 전압 분배법칙, 전류 분배 법칙에 의하여Ib= V1 × ( 1/ ( Z1 + (Z2 × Z3)/(Z2 + Z3) ) × Z2/( Z2 + Z3)가 된다.( 1/ ( Z1 + (Z2 × Z3)/(Z2 + Z3) ) × Z2/( Z2 + Z3) 이 부분을 좀 더 해석하면( 1/ ( Z1 + (Z2 × Z3)/(Z2 + Z3) )이 부분은 Z1과 (Z2||Z3-병렬합성저항)의 두 개의 직렬 연결으로 본 것이며Z2/( Z2 + Z3)는 (Z2||Z3-병렬합성저항)부분을성전류Ia = Ib + Ic == ( Z2 × V1 ) + ( Z1 × V2) / ( Z1 × Z2 ) + ( Z2 × Z3 ) +( Z3 × Z1 )로 나타내어 진다. 중요한 것은 이 중첩의 정리는 선형회로망에서만 적용된다는 것인데, 가령 OP-AMP, 다이오드, 트랜지스터 등 과 같은 비선형 소자에는 적용할 수 없다는 것이다.(R,L,C 소자에 의한 회로 해석에만 사용됨 - 페이져 회로에서도 사용 가능하다)2. 가역 정리그림 가역정리. 기존 회로.그림 . 가역정리를 사용한 회로.가역의 정리는 그림 4와 같이 선형, 쌍방향성, 수동 소자로 된 회로망의 입력단자에 전원을 연결하였을 때 출력단자에 어떤 전류가 흘렀다면, 반대로 같은 전원을 출력 단에 연결하여도 입력단자에는 같은 전류가 흐른다는 것을 의미한다. 그림5.이것이 바로 가역정리이다. 이와 같은 회로의 입출력에 대한 가역조건은 수동 회로망이 선형(Linear)일 때 순방향 입출력비와 역방향 입출력비가 같음을 의미한다. 즉Vab / Icd = Vcd / Iab이와 같이 입력과 출력을 전압과 전류의 관계로 교환할 수 있을 때 이 관계를 전달 저항(transfer resistance)이라 하고, 순방향의 비를 순방향 전달 저항, 그리고 역방향의 비를 역방향 전달저항이라고 한다.여기서도 중요한 것은 중첩의 정리와 마찬가지로는 선형회로망에서만 적용된다는 것이다. OP-AMP, 다이오드, 트랜지스터 등 과 같은 비선형 소자에는 적용할 수 없다.4. 실험의 진행1. 중첩의 정리1) 회로를 결선하라.(R1=2kΩ, R2=1kΩ, R3=2.2kΩ, V1=10V, V2=1.5V)< 그림 6. 중첩의 정리 실험 회로 >2) 그림6에서 LOOP1과 LOOP2에 대한 KVL식을 세우고 LOOP1에 흐르는 전류I1과 LOOP2에 흐르는 전류 I2를 계산하여라.① LOOP 1에 대한 KVL 식 : 10 - ( R1 * I1 ) - ( R3 * (I1 - I2) ) = 0② LOOP 2에 대한 KVL 식 : R3 * (I1-I2) mA3) LOOP1가 아닌 각 저항에 흐르는 전류 IR1, IR2, IR3를 측정하라.IR1= 3.33721 mAIR2= 1.82558 mAIR3= 1.51163 mA그림 P-SIM 시뮬레이션. 각저항에 흐르는 전류4) V1을 단락시키고 V1만으로 동작되는 회로에서 각 전류 IR1', IR2', IR3'를 측정하라.그림 V2를 단락시킨 회로그림 P-SIM 시뮬레이션. V2가 단락된후의 각 저항의 흐르는 전류IR1' = 3.72093 mAIR2' = 2.55814 mAIR3' = 1.16279 mA5) V1을 단락시키고 V2만으로 동작시키는 회로에서 IR1‘', IR2’', IR3‘를 측정하라.그림 V1이 단락된 회로.그림 P-SIM 시뮬레이션. V1이 단락된 회로에서 각 저항에 흐르는 전류'IR1'‘ = - 0.383721 mAIR2'‘ = - 0.732558 mAIR3'‘ = 0.348837 mA6) 전류 IR1의 측정값이 각 전원을 단락 시켰을 때의 전류 IR1, IR1의 합과 같음을 확인하라.IR1 = IR1' + IR1''== IR1'(=3.72093mA) + IR1''(=-0.383721mA) = IR1(=3.33721 mA)7) IR2와 IR3에 대해서도 (6)의 내용을 반복하라.IR2 = IR2' + IR2''== IR2'(=1.82558 mA)+IR1''(=-1.16279 mA) = IR2(=-0.732558 mA)IR3 = IR3' + IR3''== IR3'(=1.16279 mA) + IR3''(=0.348837 mA) = IR3(=1.51163 mA)** 이번 보고서 내용중 KVL의 적용에서 LOOP1, LOOP2를 잡고 LOOP1의 전류를 임의로 I1으로 잡고, LOOP2의 전류를 임의로 I2로 잡은 것은 KVL이 아니라 메시 커런트 메소드를 활용한 것으로 보인다. KVL의 경우 LOOP는 임의로 잡아도 상관없으나 전류는 소자에 흐르는 값을 사용해야하고, 메시-커런트-메소드의 경우 LOOP를 잡을 때 하나의 메시에 대하여 적용해야한다. 따라류그림14. 4V에서 C-D전류그림15. 6V에서 C-D전류I(2V)=4mAI(4V)=8mAI(6V)=12mA3) 회로를 다시 결선하라.그림 가역 정리 적용 회로.4) 단자 C, D의 전압을 2V, 4V , 6V로 변화시키면서 A, B의 전류를 측정한다.그림13. 2V에서 A-B전류그림14. 4V A-B전류그림15. 6V A-B전류I'(2V)=4mAI'(4V)=8mAI'(6V)=12mA5) 가역정리가 성립하는지 확인하라.I(2V)=4mA = I'(2V)=4mAI(4V)=8mA = I'(4V)=8mAI(6V)=12mA = I'(6V)=12mA전류원을 바꾸었을 때 출력단에 나타나는 전류가 동일하므로 가역정리는 성립한다.5. 예비보고서문제1. 키르히 호프의 법칙과 중첩의 원리를 적용하는 방법에 대한 차이점을 설명하시오.키르히 호프의 법칙과 중첩의 원리의 눈에 띄는 차이점은 회로를 변화시키는가 그렇지 않은가에 있다. 키르히 호프의 법칙(KCL, KVL)은 회로를 있는 그대로 해석하는 방법이다. 키르히 호프의 법칙을 통해 구한 각각의 전류, 저항, 전압은 그 부분의 실제 값이 된다.중첩의 원리는 회로해석을 위해 전원부(전류원, 전압원)을 각각 나누어 적용한 것으로 전원부를 단일화 함으로써 회로 해석을 용이하게 만든다. 하지만 전원부의 개수만큼 중첩을 시키기 때문에 각각의 회로 해석은 용이하지만, 실제 값을 구하기 위해선 중첩(super position)과정을 거쳐야 한다.중첩의 원리처럼 회로를 재해석하여 쉽게 구하는 방법은 소스-트랜스폼과 노턴-테브난 등가회로가 있으며 키르히호프의 법칙과 같이 기존회로를 해석하여 구하는 방법으로는 메시-커런트-메소드, 노드-볼티지-메소드가 있다.이제 근본적인 차이를 예제를 통하여 설명하겠다.(4~5장 KVL 예제)각 저항에 흐르는 전류 I1, I2, I3의 크기와 방향을 구하여라.1. 키르히 호프의 법칙(KCL, KVL)그림 . 문제 2의 회로첫 번째 루프는 E1 - V1 + V2 - E2 = 0두 번째 루프는 E2 - V2 + V3 1 + I2 + I3 = 0R1, R2, R3에 각각 40, 20, 20을 대입하면10 - (40 * I1) + (20 * I2) = 06 - (20 * I2) + (20 * I3) = 0I1 + I2 + I3 = 0(2 * I1) - I2 -0.2 = 0 ........... ①I2 - I3 - 0.3 = 0 ........... ②I1 + I2 + I3 = 0 ............ ③1번식과 2번식을 더하면( 2* I1 ) - I3 = 0.5 ........... ④1번식과 3번식을 더하면( 3* I1 ) + I3 = 0.2 ........... ⑤4번식과 5번식을 더하면 I1 = 0.14 AI1을 2번,3번식에 넣고 정리하면 I2 = 0.08 A, I3 = -0.22 A 가 나온다.이를 중첩의 원리를 적용하여 문제를 풀면 다음과 같다.그림 중첩의 원리 적용 1회로가장 위의 저항 20에 흐르는 전류를 I1, 두 번째 저항에 흐르는 전류를 I2, 마지막 저항에 흐르는 전류를 I3라 하면20Ω||20Ω=10Ω과 40Ω의 직렬로 보아 I1에 흐르는 전류는 0.2A가 되며,같은 20Ω의 저항이므로 I2=I3=0.1A가 된다. 이때 I2와 I3방향을 I1과 같이 잡았으므로 I2와 I3는 각각 -0.1A가 되어야 한다.그림 P-SIM 시뮬레이션. 중첩의 원리 적용 회로1그림 중첩의 원리 적용 회로2그림 P-SIM 시뮬레이션. 중첩의 원리 적용 회로22번째 중첩 회로에서도 마찬가지로 20Ω과 40Ω||20Ω의 병렬회로로 보고 I2를 구하면 된다.I2= 6V/(20+800/60)=0.18A,다시 I1과 I3는 전류 분배법칙에 의해 I1=0.06A I3=0.12A가 되고 방향은 I2와 반대방향이다. 따라서 I1=-0.06A I3=-0.12A가 된다.이제 중첩의 원리를 써서 I1,I2,I3를 구하면I1= 0.2+(-0.06)= 0.14AI2= (-0.1) +0.18 = 0.08AI3= (-0.1) +(-0.12) = -0.22A결과는 키르히 호프의 법칙과 중첩의 원리가 같다.

공학/기술| 2010.10.12| 18페이지| 1,000원| 조회(797)

중첩, 중첩의 정리, 중첩의 원리, 결과레포트, 가역, 가역의 정리, 중첩의 원리 ..

미리보기

닫기