*우* 스토어

*우*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

14개
전체 판매량

14개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 14개

부궤환회로

실험1.●연산증폭기-아래 표는 위 회로를 구성하여 저주파 함수발진기로 왜곡이 생기지 않는 범위까지 입력전압을 증가시킨 후, Rr값을 변화시키면서 Input과 Output을 측정한 값과 그 값으로 계산한 Gain과 위상차이다.Rf(Ω)Rr(Ω)Vp-p(mV)Gain(V/V)Vout/VinPhase( ˚ )outputinput10,00010,000194.0-197.8-0.98071805,100380.0-201.1-1.8891803,300640.0-200.2-3.1961802,000925.0-201.2-4.59718020,00099.3-203.1-0.488918030,00064.4-192.8-0.3346180< ‘회로1‘ 을 구성한 사진과 다양한 Rr값 중 Rr=3300일 때 찍은 출력파형>-의 해석(+)단자는 접지에 연결되어 있으므로 0V이다. 이상적인 증폭기라 가정하면 (-)단자도 0V가 된다. Rr에 흐르는 전류를 Ir이라고 한다면이라는 식이 나오고, Ir = If (Rf에 흐르는 전류)가 된다. 그러면가 되고이 된다.전압 이득을 구하면이다.-이론값과 실험값 비교저항이론적 계산 (gain)실험 측정 결과 (gain)오차율- Rr = 3,300, 2,000에서 오차율이 각각 5.47과 8.06이 나오면서 좀 커지긴 했지만 대부분 오차가 적게 나오면서 이론값과 비슷한 것을 볼 수 있었다. 오차의 원인으로는 저항값의 오차를 먼저 들 수 있다. 10,000 Ω 이 실제 측정값에서는 9900 Ω 정도의 값을 나타냈고 다른 저항들도 약간씩 그 값이 달랐기 때문이다. 두 번째로는 연산증폭기를 이상적이라고 가정했기 때문이다. 이상적인 연산증폭기는 OPEN LOOP GAIN이 무한대인데 실험에서 사용한 연산증폭기는 무한대가 아니기 때문이다.-PSPICE시뮬레이션에서는 reference전압을 어떻게 하느냐에 따라 왜곡되는 지점이 달라질 수 있다. 하지만 실제 연산증폭기에서는 reference전압이 15V이기 때문에 출력전압이 15V를 넘어가면 왜곡이 나타나는 것을 실험을 통해 확인 할 수 있었다. 또한 측정값들과 오실로스코프로 위상이 180° 바뀌는 것을 확인 할 수 있었다.실험2.●비반전 연산증폭기-다음 표는 반전 연산증폭기와 동일한 실험형태로 저항을 바꿔가며 출력파형을 관찰하고 Gain과 위상차를 구한 것이다.Rf(Ω)Rr(Ω)Vp-p(V)GainVout/VinPhase( ˚ )outputinput10,00010,0006.953.51.98505,10010.053.52.871403,30013.483.53.8502,00019.73.55.62020,0005.493.51.568030,0004.613.51.31710< ‘회로2‘ 를 구성한 사진과 Rr을 바꿔가며 측정한 출력파형>-의 해석반전 연산증폭기와는 달리 (+)단자에 Vin이 연결되어 있다. 그러면 (-)단자에도 Vin이 걸리게 되고 Rr에 흐르는 전류를 Ir이라고 한다면이 된다. 이 Ir = If이고 , Vo를 구하면이 된다.전압이득을 구하면이다.-이론값과 실험값 비교저항이론적 계산 (gain)실험 측정 결과 (gain)오차율-Rr이 2000Ω일때를 제외하고 모두 오차범위 ±5%안에 들어서 비교적 정확한 실험을 한 것을 확인 할 수 있었다. 이 실험도 교재에 나와 있는대로 왜곡되지 않는 범위 내에서 전압폭을 조절해가며 실험을 하였다. 이 실험에서 발생한 오차 역시 위에서 말한 저항값의 오차와 처음에 가정했던 ‘이상적인 연산증폭기’ 등에서 발생한 오차임을 예상 할 수 있었고, 출력전압의 위상차가 없는 것을 실험을 통해 확인한 바 이것이 비반전 증폭기의 기능을 할 수 있음을 알았다.토의 및 결론반전 증폭기와 비반전 증폭기 실험에서 각각의 이득의 크기와 위상을 살펴본 결과 뚜렷한 차이를 알 수 있었다. 우선 이득의 크기는 반전의 경우 이론상 0~∞를 가질 수 있으며 비반전의 경우는 이와 달리 0~1사이의 이득을 가질 수 없다. 다시 말해 비반전 연산증폭기는 무조건 1 이상의 이득을 가진다는 뜻이다. OP-AMP의 입력의 어느 단자에 입력이 인가되는가에 따라 이득의 크기에 제한이 있다는 결론도 이끌어 낼 수 있다. 또 하나의 두 실험의 차이는 이득의 위상에서도 나타난다. 이론상, 시뮬레이션상, 실험데이터상으로 모두 이를 확인할 수 있으며 반전의 경우는 입출력의 위상차이가 180도이며 비반전의 경우는 0도이다. 또 다른 차이점은 반전의 경우는 입력저항이 Rr이 되며, 비반전의 경우는 입력저항이 ∞라는 점이다. 이러한 차이점은 회로설계 시 우리에게 시사하는 바가 크다고 할 수 있다. 왜냐하면 높은 입력저항을 가질수록 앞단의 전압을 최대한으로 전달받을 수 있기 때문이다. 이 점만을 눈여겨보면 비반전의 경우가 똑같은 앞단의 전압이 인가되었을 때 훨씬 많은 전압을 OP-AMP로 전달할 수 있는 장점을 가지고 있다고 할 수 있다.

공학/기술| 2010.05.02| 4페이지| 1,000원| 조회(281)

비반전, 실험, 전자회로, 회로, 연산증폭기, 전자회로실험, 결과, 부궤환, 비반전연산..

미리보기

닫기
output-stage

1.목적-Class-A, B, AB Output Stage를 설계하고 동작해봄으로써 특성을 파악한다.2.이론(1) A급 출력 단①. 전력 증폭기는 동작의 조건에 따라 A, B, AB, 및 C급으로 분류할 수 있다.②. A급 증폭기는 360°의 전체 입력 사이클에 대해 출력에서 선형 동작한다.③. 이미터 follower는 낮은 출려저항을 가지므로 일반적인 A급 출력 단이다.④. 교류부하선은 ic 대 Vce의 모든 가능한 결합을 나타내는 그래프이다.A급 증폭기교류부하선⑤. 교류부하선은 주어진 증폭기로부터 최대 가능한 출려전압의 Vp-p를 나타낸다.⑥. 최대 Vp-p를 증폭기의 compliance라고 하며, 증폭기의 compliance는 ICQ와 VCEQ로부터 Ic와 VCE의 최대 가능한 값의 결정에 의해 찾게 된다.⑦. A급 증폭기에서 얻을 수 있는 최대 효율은 25%이며, 동작점이 교류부하선의 중앙에 있을 때, 최대 효율이 얻어진다.즉, A급 증폭기는 효율이 낮아 고출력 응용에는 거의 사용되지 않는다.B급 증폭기(2) B급 출력 단①. B급 증폭기의 기본 회로는 입력신호가 없을 때, 소비전력이 0이라는 장점이 있지만 트랜지스터의 turn on 전압으로 인해 crossover distortion이 생기는 단점이 있다.그림과 같은 회로는 QN이 부하 쪽으로 전류를 push(source)하고, QP가 부하로부터 전류를 pull(sink)하므로 push-pull 구조라고 한다.②. B급 증폭기의 전력 변환 효율을 계산하기위해 crossover distortion을 무시한 정현파의 Vp-p를이용한다.③. B급 증폭기에서 얻을 수 있는 최대 효율은 78.5%로, A급 증폭기보다 매우 크다.3.실험방법①그림8-2를 구성하여 A~F노드의 전압을 측정하고 Q1의전류와 b를 구한다.②R2=10KΩ,load RL=10KΩ으로 구성하고 노드 S,A,B의 전압을 측정하고 S to B전압이득과 A to B 전압이득을 구한다.③입력 amplitude를 증가시키면서 입력 S와 출력 B의 peak 전압을 측정한다.④입,출력 전압관계를 그래프로 그리고, 출력이 포화될 때 입,출력 전압을 표시한다. 이때 device의 b를 구한다.⑤그림8-3을 구성하여 A~D노드의 전압을 측정하고 Q1의전류와 b를 구한다.⑥RL=10KΩ로 구성하고 위 과정 ②~④를 반복한다.⑦그림8-4를 구성하여 각노드의 전압을 측정하고 Q1,Q2의 전류를 구한다.⑧RL=10KΩ을 연결하고 노드 S,I,H의 전압을 측정. 입력amplitude를 증가시키면서 입력 I와 출력 H의 peak전압을 측정.⑨입,출력 전압관계를 그래프로 그리고 출력이 포화될 때의 입,출력 전압을 표시한다.4.시뮬레이션[1] 출력 전압 파형 (± peak 10V)[3] TR Q1과 Q2에 흐르는 전류 파형[2] 출력 전류 파형(± peak 100mA)(1)Class a output statge[4] Q1의 콜렉터-이미터 전압 ()[6] Q2에서의 전력 소모[7] Q1에서의 전력 소모[5] 출력 저항에서의 전력Q1의 콜렉터 전류 - 300mA ~ 580mA bias 전류 - 450mAQ2의 콜렉터 전류 - 400mA ~ 500mAClass A output stage의 최대 PCE는 출력 전압이 Vcc일 때 25%이다. 이번 문제는 출력 전압이 Vcc보다 낮은 10V이기 때문에 PCE가 최대값인 25%보다 작은 값인 16.67%로 나왔다.[1] 출력전압파형(±peak 10V)[2]npn TR()의 콜렉터전류파형[3]pnp TR()의 콜렉터전류 파형(2)Class b output stage[4] 출력 전류 파형[5] 출력 저항에서의 전력[6] Q1(npn)에서의 전력 소모[7] Q3(pnp)에서의 전력 소모[1]의 Class B output stage의 출력 전압 파형을 보면 빨간색으로 표시된 부분에서 출력이 일시적으로 나타나지 않는 것을 볼 수 있다. 이런 특성을 crossover distortion이라고 한다. 이것은 npn과 pnp 트랜지스터가 on에서 off되는 지점 또는 off에서 on되는 지점에서 베이스-이미터 사이의 전압이 문턱 전압을 넘어설 때까지 입력 전압이 상승해야 하기 때문에 생기는 것이다. 이러한 점이 Class B output stage의 단점이고 이 부분에서의 비선형적인 특성으로 인해서 문제가 생길 수 있다. [2]와 [3]를 보면 npn과 pnp가 교차로 on, off 되는 것을 알 수 있다. 그래서 트랜지스터가 on에서 off될 때와 off에서 on이 될 때의 일정 구간에서만 출력 파형의 distortion이 생긴다.Class A output stage에서와 같이 출력 저항에서의 전력의 최대값로 같다.이는 출력 저항에서의 최대 출력 스윙을 10V로 맞추었기 때문이다.Class B output stage의 최대 파워 소모는 출력 전압의 peak값이일 때, 즉일 때이다. 그 때이고 PCE는 50%이다.10V일 때 Power Conversion Efficiency를 구해보면이다.이는 Class B output stage가 Class A output stage 보다 약 3배 정도 큰 효율을 가짐을 알 수 있다.

공학/기술| 2010.05.02| 3페이지| 1,000원| 조회(255)

전자회로실험, output, OutputStage

미리보기

닫기
삼각파 발생회로

1.목적-연산증폭기를 이용한 비교기, 적분기의 동작을 기초로 한 구형파 및 삼각파 발생회로의 동작을 이해한다.2.이론-구형파와 삼각파를 동시에 발생하는 회로의 별명을 함수파 발생회로라고 하는 때가 있다. 그림 7-1을 보면 연산증폭기 A1이 슈미트 회로, A2가 적분회로로 구성되어 있는 것을 알 수 있다. 즉 전원을 넣으면 A1의 출력 ②의 전압은 正, 負 어느 쪽이든지 구형파 포화전압 ±Vosat 이다. 만약 가정하여 ②의 전압이+Vosat라고 가정하면 이 전압은 R를 경유하여, A2의 반전단자 ③에 가해진다. 또 A2는 적분회로이므로 출력 ④의 전압은 負 방향으로 강하한다. 한편 ①의 전압은 ②와 ④간의 전압 R1과 R2로 분압한 전압으로 된다. 또 ②의 전압은 +Vosat의 값을 유지하고 있으므로 ④의 전압이 다음에 강하하면 ①의 전압도 여기에 비례하여 강하한다. 그런데 ④의 전압이 어느 값 이상 負 방향으로 되면 ①의 전압이 0 레벨을 통과한 순간 A1의 출력전압은 반전하여 ②의 전압은 -Vosat로 된다. 또 A1의 출력이 반전한 순간은 ①의 전압도 負의 최소로 강하한 상태로 된다. 그러면A2의 -Vosat가 R를 경유하여 적분동작을 개시하므로 ④의 전압을 다음에 상승한다. 따라서 ①의 전압도 상승하여 0레벨을 통과하는 순간 A1의 출력전압이 반전하여 +Vosat로 된다. 이때 ①의 전압이 正의 최고치로 상승한 상태로 된다.이상 동일한 동작을 반복한 과정을 나타낸 것이 그림1의 V0 , V0' 및 VR1의 각 파형 이다.발진 주파수식②에서 R=10KΩ, C=0.1uF를 대입하면일 때-삼각파 전압의와 구형파 전압간에는 다음과 같은 관게식이 있다.3.실험방법(1)그림7-3의 회로를 구성하여 오실로스코프의 Ch1과 Ch2를 A1 및 A2의 출력단자에 접속하고 전원을 인가한다.(2)오실로스코프에 나타난 각각의 파형을 그림에 각각 나타내고,와점의를 측정한다.(3)출력파형의 최대전압 사이의 식를 확인해본다.(4)전원을 끄고을 4.7kΩ과 15kΩ으로 하고 표에 기입한다.4.시뮬레이션< R=10KΩ >그림 7-3의 회로를 구성하였다. R=10KΩ일 때 출력파형은 위와 같이 나왔다.,,점의를 측정해보았더니 각각,,가 나왔다.식을 확인해보았더니

공학/기술| 2010.05.02| 2페이지| 1,000원| 조회(218)

전자회로실험, 삼각파, 삼각파발생회로

미리보기

닫기
선형 레귤레이터 회로

1.실험목적-linear regulator의 종류인 series regulator와 shunt regulator의 기본 원리와 사용법을 익힌다.2.이론(1)Series Regulator- reference 전압을 만들기 위해 특정 전압에서 전압을 유지하는 특성을 가진 제너 다이오드를 사용한다.- R2,R3로 이루어진 전압분배기에서 출력전압의 변화를 감지하고, OP-AMP 반전입력의 전압과 reference전압이 같아질 때까지 error voltage를 증폭시켜 출력전압인 트랜지스터 에미터 voltage를 변화시킨다.폐루프 전압이득 :, 출력 전압 :- 위 식을 보면 알 수 있듯이 출력전압은 제너전압인 Vref와 저항인 R2,R3에 의해 결정되고 입력전압과는 무관하므로 regulator로 작용하게 된다.-과전류가 흘러 트랜지스터가 파괴되는 것을 막기위해 오른쪽 그림과 같이 전류제한 방법을 사용한다. 베이스-에미터 전압은 약 0.7v를 초과할 수 없으므로 R4를 통과하는 동안 흐를 수 있는 최대 전류는로 제한되어 진다.(2)Shunt Regulator- 병렬 연결된 TR에 흐르는 전류를 제어해서 regulation을 실행한다.- 부하저항이나 입력전압의 변화로 인해 출력전압이 저하되려하면 저항 R3,R4에의해 변화가 감지되고, OP-AMP의 비반전 입력으로 적용된다.- 전압차이->출력전압↓->↓ ->↑ -> 출력전압의 저하를 막아 일정한 전압 유지!일정한,을 가질 때 입력전압의 변화가 일으키는의변화는이다.-일정한 입력전압과 출력전압을 가질 때 부하전류의 변화는 shunt전류의 반대변화를 일으킨다. 식으로 나타내면 다음과 같다.- series regulator보다 덜 효율적이지만 자체회로에서 단락보호의 기능이 있다.출력이 단락되어서이 되면 부하전류는 직렬저항 R1에 의해서 제한되어 부하에 이를 수 있는 최대는이 되고이 된다.3.실험 방법(1)그림6-6의 회로를 구성하여 제너다이오드 양단의 전압를 측정한다.(2),를 측정하고를으로 계산하여 측정값과 비교한다.(3)입력전압을 변화시켜가면서 출력전압을 측정하고 입력전압에 따른 변화를 알아본다.(4)그림6-7의 회로를 구성하고을 측정하고, 계산값와 비교해본다.(5)그림6-8을 구성하고 입력전압을 변화시켰을 때의 변화를 알아보고을 계산해본다.(6)입력전압을 변화시켜가면서 출력전압을 측정하고 그 변화를 알아본다.4.시뮬레이션(1)Series Regulator-그림6-6을 구성하여를 측정해 보았다. 각각=6.17V=12.35V,=0.63V,=13V이 나왔고 입력 전압에 따른 출력전압을 측정하였더니 아래 그래프와 같이 나왔다.의 식에서 R2,R3가 10kΩ으로 같으므로가 되어 비례하게 증가하는 그래프를얻을 수 있다. 그런데 입력전압이 12V정도가 되면 트랜지스터가 포화상태가 되어 출력전압이 일정해 지는 것을 볼 수 있는데 이는 제너 다이오드의 영향 때문이다. 즉 입력값이 바뀌어도 출력전압이 일정하게 유지되는 regulator의 동작을 하는 것을 확인할 수 있다.< IL(max) >-그래프가 작아서 잘 보이진 않지만=77.6mA가 측정 되었다. 계산값은에 의해서 구할 수 있는데 R4=10Ω을 넣으면 약 70mA 라는 값을 얻을 수 있다.(2)Shunt Regulator

공학/기술| 2010.05.02| 2페이지| 1,000원| 조회(253)

전자회로실험, 선형, 레귤레이터, 선형레귤레이터, 선형레귤레이터회로

미리보기

닫기
능동필터회로

2.이론(1)수동필터<필터의 종류>• 저역통과필터 : 직류(DC)부터 차단주파수(ωc)까지 통과하는 특성을 갖는 필터.• 고역통과필터 : 차단주파수(ωc)이상의 주파수 성분을 통과하는 특성을 갖는 필터.• 대역통과필터 : ω1<ω<ωc2 주파수 대역의 모든 주파수 성분을 통과시키는 필터.• 대역차단필터 : ω1<ω<ωc2 주파수 대역의 모든 주파수 성분을 차단시키고 그 밖의 대역을 통과시키는 필터.• 차단주파수 : 전압이득이 0.707이 되는 주파수(2)데시벨(dB)-소리의 상대적인 크기를 나타내는 단위. 소리의 세기의 비를 상용로그 취해준 값에 10을 곱한 값이다.데시벨 전압이득의 정의는 와 같이 표현한다.(3)능동 저역 통과 필터-능동필터는 연산증폭기와 리액턴스 소자들을 사용하여 설계할 수 있으며 수동필터에 비해 여러 가지 장점을 가지고 있다. 또한 전압이득을 쉽게 변화시킬 수 있고, 차단 주파수의 값을 바꾸기가 용이하다.

공학/기술| 2010.05.02| 2페이지| 1,000원| 조회(202)

전자회로실험, 능동, 능동필터, 필터, 능동필터회로

미리보기

닫기