*학* 스토어

*학*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

7개
전체 판매량

196개
최근 3개월 판매량

0개
자료후기 점수

평균B
자료문의 응답률

-

전체자료 7개

신소재프로세스공학 설계보고서 (A+자료)

신소재프로세스공학 설계보고서CONTENTS1. 제품의 형태12. 부품의 재료선정12.1. 재료 선정 조건12.2. 재료의 선정12.3. 티타늄 합금의 종류(재료 선정)22.4. Ti-Al Phase Diagram33. 재료의 추출33.1. 티타늄(Ti)의 추출33.2. 알루미늄(Al)의 추출44. 제조 공정44.1. 제조 공정의 설정44.1.1. 분말야금법(Powder Metallurgy)44.1.2. 주조법(Casting)54.2. 다이 캐스팅(Die Casting)54.2.1. 고온 챔버 다이캐스팅(Hot chamber process)54.2.2. 저온 챔버 다이캐스팅(Hot chamber process)64.2.3. 다이 캐스팅 주조 공정74.3. 연마(barrelling)85. 결 론96. 참고문헌91. 제품의 형태그림 1. 임플란트의 외형.- 임플란트의 특징 : 임플란트는 그림 1과 같이 결손된 치 아의 수복을 위한 보철물 지지 용도로 턱뼈 안이나 위 에 잇몸과 잇몸 뼈에 심은 고정체이다. 보통 임플란트는 밑의 고정 나사 부분과 인조이빨(Crown) 부분 중에 고 정나사 부분을 뜻하며 한번 시술시 수명을 반 영구적으 로 보기 때문에 인체의 잇몸 안에서 오랜 시간동안 견 딜 수 있는 내구성 및 내식성이 필요하며 인체에 독성 이 없어야 한다. 또한 단단한 식품을 씹을 때 견딜 수 있는 경도도 필요하다.2. 부품의 재료선정2.1. 재료의 선정 조건표 1. 임플란트의 재료 선정조건.중요하지 않음보통중요함내구성 및 경도○내식성○인체와의친화성 및 유해성○경제성○임플란트의 재료 선정조건에는 4가지 기준으로 선정해보았다. 음식물을 섭취할 때의 잇몸의 운동이나 충격에 견딜수 있는 강한 내구성을 필요로 하며, 잇몸 안에 고정시키기 때문에 항상 수분에 노출될 염려가 있으므로 습기에 대한 내식성도 필요하다. 또한 임플란트의 재료가 잇몸과 반응하여 유해물질을 생성하면 안 되기에 무해해야한다. 또한 주로 치료 목적으로 쓰이기에 대중적으로 쓰이기 위해선 대중적인 경제수준을 감당세 가지의 조건을 모두 만족 하였으나 임플란트에 관해 자세히 알아본 결과 임플란트는 생체조직과의 친화성 또한 좋아야 하며 재료의 탄성률과 강도가 접촉하는 뼈 조직과 비슷해야 좋다고 한다. 만약 재료의 탄성률이 접촉하는 뼈의 탄성률 보다 훨씬 높으면 뼈 조직의 흡수와 과잉 형성이 생길 수 있으므로 탄성률을 낮게 하여 뼈가 약해지는 효과나 골 흡수를 최소화 하는 것이 좋다. 탄성률을 낮추다가 재료의 강성이 약해질 수 있는데, 재료가 약하면 피로 골절을 일으킬 수 있다. 뼈의 탄성률은 평균 17GPa 인데 스테인레스강의 탄성률은 205GPa로 10배 이상 높다. 그러나 티타늄 합금의 탄성률은 100GPa로 스테인레스 강의 탄성률에 비해 약 2배정도 낮아 스테인리스 강에 비해 임플란트에 사용하기 적합하다는 결론을 내렸다.2.3. 티타늄 합금의 종류(재료 선정)티타늄 합금은 주로 네 가지 형태의 합금으로 이루어져 있다.① 순수타이타늄: 낮은 강도로 인해 강한 내식성이 요구 되는곳 에서만 쓰인다.② α합금 : 다른 합금보다 상온 강도가 낮으나 저온 안정상이므로 수 백도의 고온이 되어도 취약한 상을 석출할 염려가 없어서 내열 티타늄 합금의 기본이 된다. 알루미늄(Al), 주석(Sn), 지르코늄(Zr) 등을 첨가하여 α상을 고용 강화한 단일상이다.③ α-β합금: 가장 널리 사용 되는 합금으로 Ti-6Al-4V 합금이 대표적인 합금이다. 강도는 122 ~ 97kgf/㎟ 정도이고 높은 인성을 가지며, 소성 가공성, 용접성, 주조성도 좋아서 사용하기 쉽고 신 뢰성이 큰 합금이다.④ β 합금: β형 합금은 V, Mo등의 β안정화 원소가 다량으로 첨가되는 합금으로 용체화 처리와 시 효에 의해 130 kgf/㎟을 넘는 고강도를 얻을 수 있는 특징이 있지만 가공은 곤란해진다.시중에서는 미국재료시험협회(ASTM) 기준 등급으로 주로 아래 표 2와 같은 합금이 쓰인다.표 2. 미국재료시험협회(ASTM) 기준 등급. 등급조성조성식grade 1순수 티타늄pure titaniumgrade 2..α+β) 의 고용한선을 넘어 β상의 결정립에서 α상 입자가 형성되기 시작하여 결국 950℃부근에서 α상의 결정립이 형성되게 된다. 또한 Al의 고용도가 6wt% 이상 넘어가면Ti _{3} Al와 같은 Titanium Aluminide의 상이 형성된다. 따라서 2.3에서 설명 했듯이 α상의 합금은 다른 상의 합금에 비해 강도는 낮을 수 있으나 저온 안정상이며 티타늄 합금의 기본이 된다. 실제로 상업적으로 사용하는 티타늄 합금의 grade 5 와 같이 6wt%의 Al을 고용하는 것을 보아 본 설계에서는 이와 비슷한 Ti-5wt%Al을 재료로 임플란트를 제조하도록 하겠다.3. 재료의 추출3.1. 티타늄(Ti)의 추출금속 타이타늄은 타이타늄철석(ilmenite)에서 전체 생산량의 약 90%가 얻어지는데 주로 크롤 공법에 의해 생산된다. 이의 첫 번째 화학적 과정은 광석을 염소 및 탄소와 반응시켜 사염화타이타늄(TiCl _{4})을 만드는 것이다.“2FeTiO _{3} +7Cl _{2} +6C`` -> `2TiCl _{4} +2FeCl _{3} +6Co`(900 CENTIGRADE )”위의 반응생성물에서TiCl _{4}(끓는점: 135℃)를 분별 증류로 분리한 후, 이를 아르곤(Ar) 기체가 든 밀폐된 노에서 용융된 마그네슘(Mg)으로 환원시킨다.“TiCl _{4`} +`2Mg` -> `Ti`+`2MgCl _{2} (900 CENTIGRADE )”노 안에 용융된 상태로 있는MgCl _{2}(녹는점: 714oC)를 주기적으로 뽑아내 제거하고, 그래도 남아있는MgCl _{2}는 물이나 묽은 염산으로 씻어내거나 증류하여 제거하면 타이타늄 스펀지(sponge)가 얻어진다. 이를 갈아 가루로 만들고 왕수(진한 질산과 염산의 1:3 혼합물)로 씻어낸 후, 진공이나 Ar 기체 하에서 녹인 Ti 용융액을 주형에 부어 넣어 잉곳(ingot)을 만드는데 잉곳은 다시 압연 과정을 거쳐 여러 형태로 변환된다. Mg 대신 Na를 사용하는 경우도 거의 같은 과정으로 진행되나, 작은 알갱이 형태태로 남게 된다.“2Al(OH) _{3} ` -> `Al _{2} O _{3} `+`3H _{2} O”알루미나를 전기분해 할 노안에는 전해질 용액이 채워지고, 내부의 온도를 약 980℃가 되도록 조건을 맞춰준다. 이러한 조건에서 전해질 용액과 알루미나가 용해된 용융액에 전기를 가해 용융액 안의 알루미늄 이온을 금속으로 전환하게 된다. 이 전기분해 과정에서 산소가 전기봉과 반응해 CO2가 발생하게 된다. 두 번째 반응은 로의 효율을 저감시키고 전극봉의 소비량을 증가시키는 요인으로 작용한다.“2Al _{2} O _{3} `+`3C`` -> ``4Al`+`3CO _{2}”“2Al`+`3CO _{2} `` -> ``Al _{2} O _{3} `+`3CO”4. 제조 공정4.1. 제조 공정의 설정제조공정 역시 재료선정만큼 제품을 만드는데 있어 중요한 부분을 차지한다. 먼저 임플란트를 만드는데 있어서 분말야금법과 주조법 두 가지 제조공정을 선정한 후 가장 적합한 공정을 선택하도록 하겠다.4.1.1. 분말야금법(Powder Metallurgy)분말야금법은 분말을 이용하여 압축 및 열처리 공정으로 원하는 형상의 재료로 제조하는 공정법이다. 편석현상을 최소화 할 수 있기 때문에 주조법보다 합금생산에 유리하며 융점까지 온도를 올릴 필요가 없기 때문에 고온재료에 적용이 가능하다. 하지만 Casting에 비해 크기에 제한이 있으며, 균일하고 고밀도의 제품은 만들기가 어렵다는 단점이 있다.4.1.2. 주조법(Casting)Casting은 복잡한 형태로 제조가 가능하며 대량생산 및 경제적 제조가 가능하고 분말야금법에 비해 크기에 제한이 적다. 또한 공정과정이 분말야금법보다 단순하여 경제성도 뛰어나다. 이번 설계의 재료로 선정한 Ti-5wt%Al 합금의 경우 융점은 다소 높으나 Casting을 이용한 대량생산과 임플란트의 수명이 반 영구적인 것을 고려하면 경제적이라고 할 수 있으며 Al의 고용도가 낮기 때문에 편석의 우려도 줄일 수 있다. 따라서 임플란트의 제작은 주조법, 그 중에서도 다문에 붙여진 이름이다. 매 주조마다 챔버를 다시 채울 필요가 없어 사이클 시간이 상대적으로 짧다. 이것은 연속 생산과 자동화, 에너지 절감을 가능케 한다.그림 3. Hot Chamber Process의 도식도.이 공정의 장점으로는 낮은 주조 압력이 넓은 사출 영역에서 제품을 만들 때 이용될 수 있으며, 적절히 용해된 금속이 비교적 작은 온도 변화를 겪는다는 점이다. 또한 용해로의 뚜껑이 거의 열려지지 않은 채로 작업을 함으로써 주조하고자 하는 금속 외에 들어가는 다른 금속들의 산화를 방지할 수 있고 자동화 및 에너지절감에서 우수성을 가지고 있다.4.2.2. 저온 챔버 다이캐스팅(Cold chamber process)저온 챔버 다이캐스팅은 그림 4와 같이 가압실이 용탕중에 있지 않고 가열되어 있지 않기 때문에 이 이름으로 불리운다. 녹인 금속은 보온로로부터 손으로 푸든지 하여 가압실에 급탕되므로 고온 챔버만큼 신속하게 행해지지 않는다.그림 4. Cold Chamber Process의 도식도.이 공정의 장점으로는 큰 제품의 생산에 용이하다는 점이며, 알루미늄을 비롯한 다양한 합금에 적용가능하다는 점이다. 또한 높은 사출력과 높은 생산성으로 광범위한 두께의 제품에 적합하다.표 3은 Hot Chamber Process와 Cold Chamber Process를 비교한 것으로 임플란트와 같은 소형 제품은 Hot Chamber Process를 이용해 제조하는 것이 적합하나 보통 Hot Chamber Process는 저융점 재료(Zn, Sn, Pb)에 사용되며 이번 선택한 Ti-5wt%Al 합금은 융점이 1700℃가 넘는다. 따라서 주로 고융점 재료(Cu, Fe...)에 적용하는 Cold Chamber Process를 이용하여 공정을 시작할 것이다.표 3. Hot Chamber Process와 Cold Chamber Process의 비교. 구 분Cold Chamber ProcessHot Chamber Process급탕방식수동/자동 래이들 진공 용탕 주입방식Gooseneck 품(

공학/기술| 2015.06.07| 10페이지| 5,500원| 조회(519)

설계, 성균관대, 설계보고서, 신소재프로세스공학, 신프공

미리보기

닫기
반도체공정실험 Final Report 평가D별로예요

반도체공정실험 3조 Final ReportExperiment 1 _ Cleaning & Oxidation1. Purpose of experiment우리 조는 반도체 소자의 절연층 생성을 위해 반도체 소자 공정의 첫 번째 공정에 해당하는 `Wafer Cleaning & Oxidation'을 실시하였다. 먼저 Wafer Cleaning Process를 통하여 Native Oxide층과 Wafer의 표면의 유기물, 이온, 금속물질을 제거한 뒤 Oxidation Temperature를 고정하고 Oxidation Time을 조정하면서 Oxidation Process를 진행하였을 때 실험변수가 Oxide층의 두께에 어떠한 영향을 미치는지 알아보았다.2. Experimental method2.1. 실험변수 설정1) Oxidation Time - 1시간, 3시간, 5시간 (실험변수)2) Oxidation Temperature - 1000℃2.2. Wafer Cleaning Process1) (100)방향성을 지닌 p-type Si wafer를 준비한다.2) BOE용액에 Si wafer를 담가 30분간 cleaning 과정을 거쳐 native oxide층 및 유기물, 이온, 금속 물질을 제거한다.3) BOE cleaning을 마친 wafer를 그림 1과 같이 QDR(Quick Drain Rinse)를 이용하여 DI WATER 샤워, bubbling을 한다.4) 그림 2와 같이 wafer를 spin dryer에 넣고 10분간 700rpm으로 건조시킨다.5) 그림 3과 같이 물방울을 떨어뜨려 Cleaning 전 Wafer의 Hydrophilic surface(친수성 표면)과 Cleaning 후 Hydrophobic surface(소수성 표면)의 비교를 한다.그림 1. QDR을 이용한 DI water 샤워 및 bubbling.그림 2. Spin dryer를 이용한 건조 과정.그림 3. Hydrophilic surface(좌), Hydrophobic surface(우)의 비교.2.3시간에 따른 Oxide 두께를 보다 정확히 알아보기 위해 Deal-Grove model을 이용할 수 있다. 이 모델을 이용하면 아래와 같은 식을 유도 할 수 있다. X _{ox}는 산화층 두께이며 A와 B는 주어진 조건에 의한 상수가 된다.X _{ox} ^{2} +AX _{ox} =B(t+ tau ), A` == `2D( {1} over {k _{s}} + {1} over {h} ),```B` == {2DC _{A}} over {N _{1}}위 식들에서 Oxide의 두께를 구하면 아래의 식과 같이 나온다.X _{ox} = {A} over {2} ( sqrt {1+( {t+ tau } over {A ^{2} /4B} )} -1)여기서 tau 는 처음 실리콘에 있는 자연 산화막 X _{i} 를 만드는데 걸리는 시간을 의미한다.tau = {X _{i} ^{2} +AX _{i}} over {B} (Initial condition: t=0, X _{ox} =X _{i})이러한 Deal-Grove 모델을 이용하면 원하는 두께를 얻는 데 필요한 시간을 알 수 있고, 이를 그래프로 그려보면 그림 7의 빨간 점선과 같고 우리 조가 얻은 실험값과 비교하면 거의 비슷함을 알 수 있다.4. Conclusion이번 Cleaning & Oxidation 실험에서 실험의 결과 값인 SiO _{2}(Oxide)의 두께는 우리 조의 예상과 큰 오차 없이 양호하게 나온 편으로 보였다. 또한 Wafer의 두께에서 1번째, 2번째, 3번째 값들의 편차가 작음으로 보아 Oxidation이 평균적으로 고르게 이루어 졌음을 알 수 있었다. Oxidation Time이 증가함에 따라 SiO _{2}의 두께가 증가하고 관련된 Deal-Grove Model에서의 그래프와도 큰 오차 없이 잘 맞는 것으로 보아 실험이 정상적으로 진행되었음을 알 수 있다. 그러나 산화 시간의 변수 확대와 시간대의 세분화를 통해 데이터의 양을 늘려 더 일반화된 결과를 도출했다면 보다 더욱 더 이론값에 가까운 그래프 양상을 확인할t(by FE-SEM)2초5초8초3.2. Discussion이번 실험에서 우리 조는 Development time을 일정하게 두고 Exposure time을 변화에 따른 패턴의 해상도의 변화를 알아보았다. 먼저 2초와 8초의 경우와는 다르게 5초일 때 패턴이 제대로 찍히지 않았음을 알 수 있다. 이에 대한 이유는 실험하면서 직접 설명을 들을 수 있었는데 실험실 내의 wafer 부족으로 인하여 패턴을 찍은 wafer에 패턴을 다시 지우고 재사용하는 경우가 있는데 wafer를 재사용하게 되면 wafer의 특성이 감소하기 때문에 위 그림과 같이 패턴이 제대로 찍히지 않을 수 있다고 한다. 따라서 5초일 때의 wafer는 정상적인 비교가 불가능하므로 우리 조는 2초와 8초일 때 이 두 가지 경우를 가지고 비교 분석하였다. 두 그림을 보면 그림의 푸른 부분이 Photolithography 과정으로 PR이 제거되고 SiO _{2}가 드러난 부분인데 8초의 경우엔 빛과 반응한 PR이 모두 제거되어 SiO _{2}가 선명하게 보이는 반면 2초의 경우에는 PR이 상대적으로 덜 제거되었기 때문에 패턴이 희미하게 보이지만 SiO _{2}의 푸른 부분이 노출되지 않음을 알 수 있다. 또한 8초의 경우가 2초의 경우보다 제거된 PR의 넓이도 넓음을 알 수 있다. 이를 통해 Exposure time이 패턴의 해상도에 영향을 미침을 알 수 있다.그림 11. Exposure time이 2초일 때의 단면도.그림 12. Exposure time이 8초일 때의 단면도.2초와 8초의 Wafer의 단면도를 본다면 위와 같다. Exposure 과정은 UV를 MASK 씌우지 않은 PR에 쏘아서 빛과 PR을 반응시키는 과정인데 그림 11에서 2초와 같이 Exposure time이 짧다면 unmasked PR의 일부만 반응하게 되어 위의 결과와 같이 패턴이 희미하게 나타날 것이다. 여기서 한 가지 더 생각해볼 수 있는 것은 Exposure time이 필요 이상으로 길 경우이다. 그림 12에서 Exposu와 같이 5분간의 etching 과정을 거친다.6) etching 과정을 마친 후, FE-SEM을 이용하여 etching된 Oxide 두께를 측정한다.7) 300W, 500W Source power로 위의 실험을 반복한다.그림 13. 시료의 ICP 반응 용기 내 주입.그림 14. ICP를 이용한 Etching 과정.3. Result & discussion3.1. 실험 결과SourcePowerPR (μm)Wafer EtchingDepth (μm)PR EtchingDepth (μm)Selectivity100W1.7060.1510.0941.606300W1.2760.3370.5240.643500W1.0910.4430.7040.629SourcePower100W300W500WFE-SEMinspection3.2. Discussion이번 실험에서 우리 조는 Etching time을 5분으로 고정시키고 Source Power를 변화시키면서 Etching Depth 및 패턴을 알아보았다. 실험 전에 우리 조는 Source Power 증가로 코일에 걸리는 전류도 증가하게 되어 더 큰 유도자기장과 유도전류가 발생하고 그로 인한 높은 밀도의 Plasma 생성으로 더 깊은 Etching depth가 발생 할 것이라 예상하였다. 그리고 실험결과 Source Power가 증가할수록 Wafer Etching depth가 100W에선 0.151μm, 300W에선 0.337μm, 500W에선 0.443μm로 예상한 결과와 일치함을 알 수 있다. 또한 Etching Selectivity는 어떠한 두 물질의 Etching rate의 비로 여기서 우리의 Etching 대상은 Oxide이므로 Oxide의 Selectivity를 기준으로 잡았다. 우리는 실험 전 Selectivity가 Source Power가 증가할수록 Oxide의 Etching depth이 증가하므로 Selectivity도 증가함으로 예상했으나 실제로 계산을 해보니 감소함을 알 수 있었다. 이는 결과표에서도 알 수 있듯이 Etchin로 위치시키고 source material로 그림 16와 같은 Al을 ingot에 위치시킨다.4) Evaporator 내부를 진공상태로 맞춰주고, evaporating을 실시하여, Al를 wafer에 두께가 10nm가 되도록 증착시킨다.5) 증착두께가 20nm, 30nm로 되도록 실험을 반복한다.6) Four-point-probe를 이용하여 metal deposition이 끝난 그림 17과 같은 세 개의 wafer(metal 두께10, 20, 30nm)의 면저항을 측정한다.그림 15. E-beam Evaporator 내부.그림 16. source material로 들어가는 Al(알루미늄).그림 17. Metal deposition이 완료된 Wafer.3. Result & discussion3.1. 실험 결과두께Four point probe Measurement Value(Ω/sq)평균1234567891010nm21.1221.5230.8222.4720.8921.0821.9921.0821.3421.922.42120nm15.3915.2115.217.0915.1116.5715.817.0615.8515.3715.86530nm9.0169.0639.4149.2129.6129.0419.029.19.1049.3419.19233.2. Discussion이번 실험에서 우리 조는 금속의 종류를 Al(알루미늄)으로 고정시키고 증착 두께를 각각 10nm, 20nm, 30nm로 변화시키면서 Wafer의 면저항을 측정하였다. 실험 결과 두께가 증가할수록 면저항이 낮게 측정되었으며 면저항의 비율이 4.9 : 3.5 : 2의 비율로 측정되었다. 실험 전에 R _{s} `=` {rho } over {t}의 식에 의하여 면저항이 6:3:2로 측정될 것이라 예상했지만 비율상 10nm에서 적게나오고 20nm에서 크게 나왔다. 이 이유에 대해 알아보았는데 Sinha et. al.에 따르면 금속의 두께와 비저항의 관계는 전자이동의 mean free path, specular reflection coef.

공학/기술| 2014.09.23| 13페이지| 8,000원| 조회(648)

예비, 성균관대, final, 결과, 예비레포트, Final report, 반도체공..

미리보기

닫기
반도체공정실험 예비보고서(Metal deposition) 평가B괜찮아요

반도체공정실험 3조1. Schematic diagram for the evaporator (vacuum system) and sputter deposition system1.1. Deposition 개요Deposition이란 진공 중에서 코팅시키고자 하는 물질을 물리적(physical) 방법 또는 화학적(chemical) 방법으로 기화 또는 승화시켜서 원자 또는 분자단위로 기판 표면에 응고되게 함으로써 피막을 형성시키는 방법이다. Deposition은 도금 물질계 및 응고 방법에 따라 물리기상증착(physical vapor deposition ; PVD)과 화학기상증착(chemical vapor deposition ; CVD)으로 나눈다.1.2. Physical vapor deposition(PVD)Physical vapor deposition(PVD)은 그림 1과 같이 기판 위에 박막을 증착하기 위해 빔이나 가스의 흐름을 만들어내면서 물질을 증발시키거나 때리는 방법으로 고품질의 박막이나 나노 구조를 만들 때 쓰인다. PVD에 해당하는 증착법에는 스퍼터링(Sputtering), 전자빔 증착법(E-beam evaporation), 열증착법(Thermal evaporation), 레이저 분자 빔 증착법(L-MBE, Laser Molecular Beam Epitaxy), 펄스 레이저 증착법(PLD, Pulsed Laser Deposition) 등이 있다. 많이 쓰이는 산화물 반도체나 GaAs 등을 증착시킬 때의 PVD 방법들은 그 화합물들을 우선 소결하거나 녹여서 고체상태의 target으로 제조해서 열이나 전자빔으로 휘발시켜서 기판에 증착시키는 것이고, 조금 더 복잡한 방법으로는 각각의 원료 물질을 cell(effusion cell)에 넣은 다음에 cell의 문을 열고 닫는 것으로, 원료물질을 열, 레이저, 전자빔 등을 통해 기체상태로 날려서 보내고 날아간 원료 물질이 기판에 닿았을 때 고체 상태로 변화되는 방법이다. 이때 기판에 붙은 물질의 화학적 조성은 기판에 도착한 기체상태의 물질의 조성과 같다. PVD는 증착시키려는 물질을 기체 상태로 만들어서 날려 보내는 것이므로 중간에 다른 기체 분자들과 부딪혀서 기판에 닿지 못하거나 중간에 열을 잃어버려서 고체로 변해버리는 문제를 막기 위해 진공 환경에서 실험해야 한다.1.3. The evaporator (vacuum system) deposition systemThermal evaporation은 그림 2와 같이 진공상태에서 증착하고자 하는 물질에 열을 가하여 기화시킨 후 기체상태의 물질이 목표 기판에 도달하여 박막으로 증착시키는 방법으로 용융점이 낮은 재료 (Al, Cu, Ag, Au 등)의 증착에 유리하고 증착속도는 filament에 공급하는 전류량을 조절함으로써 변화시킬 수 있다. 열 source로는 고융점의 필라멘트(filament), 바스켓(baskets) 또는 보트(boats) 등과, 용융점이 넓은 재료의 evaporation에 적합한 electron beam 이 있다. 열 source의 소재로는 텅스텐(m.p.:3380℃, 10{} ^{-6}Torr 에서는 2410℃), 몰리브덴(m.p.:2510℃, 10{} ^{-6} Torr 에서는 1820℃), 탄탈륨(m.p.:3000℃, 10{} ^{-6}Torr 에서는 2240℃) 등이 있다.E-beam evaporation은 증착재료의 용융점이 넓은 경우(W, Nb, Si 등)에 주로 사용되고 그림 3과 같이Electron beam source인 hot filament에 전류를 공급하여 나오는 E-beam을 전자석에 의한 자기장으로 유도하여, 증착재료에 위치시키면 집중적인 전자의 충돌로 증착재료가 가열되어 증발한다. 이때 윗부분에 위치한 기판에 박막이 형성된다. E-beam Evaporation법은 빠른 증착속도(50A/sec 가능), 증착할 수 있는 재료의 다양성 및 multiple deposition의 장점이 있지만 증착시 방향성에 의한 step coverage가 나쁘다는 단점과 uniformity와 박막의 표면 거칠기에 문제점이 있다.1.4. Sputter deposition systemSputter deposition은 그림 4와 같이 chamber 내에 공급되는 gas cathode 에서 발생되는 전자사이의 충돌로부터 시작된다. 그 과정을 보면 진공 chamber 내에 Ar 과 같은 불활성기체를 넣고(약 2∼15mTorr 정도) cathode에 (-)전압을 가하면 cathode로부터 방출된 전자들이 Ar 기체원자와 충돌하여, Ar을 이온화시킨다. Ar이 excite 되면서 전자를 방출하면, 에너지가 방출되며, 이때 glow discharge가 발생하여 이온과 전자가 공존하는 보라색 계통의 plasma를 보인다. plasma내의 Ar{} ^{+}이온은 큰 전위차에 의해 cathode(target)쪽으로 가속되어 target의 표면과 충돌하면, 중성의 target 원자들이 튀어나와 기판에 박막을 형성한다. Sputter deposition은 여러 가지 다른 재료에서도 성막속도가 안정되고 비슷하며 균일한 성막 생성이 가능하고 step coverage가 좋은 반면 성막속도가 10A/sec 이하로 낮고 성막조건이 민감하고 서로 영향을 끼치는 단점이 있다.2. Plan process parameters for target resistivity of evaporated metal film (Al) vs. thickness2.1. Four-point probe이번 실험에 면저항 측정을 위해 사용할 Four-point probe(FPP)는 그림 5와 같이 동일선상에 놓인 텅스텐 와이어 probe가 Sample 표면에 직접 접촉하여 저항을 측정하는 기구이다. 4-point probe는 주로 single configuration 기술을 사용해왔는데 그림 4에서와 같이 pin A, D에서 전류를 공급하고, pin B, C에서 전압을 측정하여 면저항(R _{S} =k _{a} TIMES R _{a`} `[Ω/sq.] / R _{a} = {V _{BC}} over {I _{AD}} ``[Ω])과 비저항(rho `=`R _{S} TIMES t`[Ω·cm])을 구하는 방법이다. (k _{a} =`F(d) TIMES F(t/s) TIMES F _{sp} TIMES F(T), F(d): pin 간격에 대한 시료의 크기 보정계수, F(t/s): pin 간격에 대한 시료의 두께 보정계수, F _{sp}: pin 간격에 따른 보정계수, F(T): 온도 보정계수)

공학/기술| 2014.09.23| 3페이지| 5,000원| 조회(506)

예비, 성균관대, 예비레포트, metal deposition, 반도체공정실험, 성..

미리보기

닫기
반도체공정실험 예비보고서(etching)

반도체공정실험 3조1. Plasma(플라즈마) 란?Dry etching(건식 식각)에 대한 설명에 앞서 Dry etching에 사용되는 Plasma 상태에 대해 설명하려고 한다. 물질의 상태에는 고체, 액체, 기체, Plasma 상태(제 4의 상태)가 있다. 기체 분자(원자)에 에너지가 가해지면(일반적으로 가속된 전자의 충돌에 의해서 에너지가 전달) 최외각 전자가 궤도를 이탈함으로써 자유전자가 되어 양전하를 띄게 되는 분자 혹은 원자와 음전하를 갖는 전자가 생성된다. 이러한 양전하의 이온과 전자들 다수가 모여 군집활동(collective behavior)을 하며, 전체적으로 전기적 성질이 중성으로 이온들의 수와 전자들의 수가 유사하게 존재하는 경우를 Plasma라 한다. Plasma 내 존재물질 로는 분자, 원자, Radical(최외각 전자의 일부를 잃은 gas 분자), 이온, 전자로 Dry etching시 Radical과 이온이 반응물질로 관여한다.2. Dry etching Mechanism반도체 제조 공정에서 etching하고자 하는 단결정 Si을 제외한 대부분 물질들은 SiO{} _{2}, Si{} _{3}N{} _{4}, 증착된 금속 등과 같이 비정질이나 다결정 물질이다. 따라서 이러한 물질들을 Wet etching 과정을 거치면 등방성 식각으로 인해 수평과 수직이 같은 비율로 etching되므로 원하는 모형의 etching 형상이 얻어지지 않는다. 이것은 바로 Wet etching의 가장 큰 단점으로 마스크 아래가 etching 되는 Undercut을 유발하는 것으로서 식각 모형의 분해능 저하를 일으키는 원인인 것이다. 이와 같은 문제를 해결하기 위해 개발된 기술이 Dry etching(건식 식각)이다.Dry etching은 시료 주입 후 Plasma 속에서 생성된 gas 입자를 이용해 웨이퍼 표면에 식각이 진행되는 과정이다. Dry etching mechanism을 더 자세히 설명하자면 Plasma 속에서 Radical, 이온이 반응입자로서 형성이 되 식각될 표면으로 Radical은 확산에 의한 무질서한 운동으로, 이온은 Electric field에 의해 가속되어 이동 후, 표면에 입사된다. 여기서 4가지 Basic etching mechanism으로 etching이 진행된다.첫 번째, Electric field에 의해 가속된 높은 에너지의 이온 충격으로 Substrate 물질을 물리적으로 탈착시키는 과정을 Sputtering etching 이라 한다. 두 번째, 반응성이 좋은 Radical이 화학적 반응을 통해 증기압이 높은 휘발성 물질로 생성되는데 이를 Chemical etching이라 하며, 세 번째 중성 Radical 자체에 의한 etching 반응이 거의 일어나지 않고 이온 충격으로 표면반응이 증가하여 식각이 진행되는 Ion-enhanced etching이 있고 마지막으로, Sputtering 및 반응 생성물이 측벽에 증착되어 chemical 식각의 진행을 방지하는 비등방 식각의 중요한 메커니즘인 Ion-enhanced Inhibitor mechanism이 있다.3. Types of dry etching (ICP & CCP) Dry etching시 Plasma 발생을 위한 2가지 발생원 중 하나인 ICP(Inductively Coupled Plasma)는 반응 용기(Chamber) 밖에 위치한 코일 형태의 안테나에 전류를 흘려 안테나 주위에 발생된 자기장에 의해 Chamber 내부에 유도 전기장(Maxwell Equation)이 발생하여 전자가 가속해Chamber 안에서 Plasma가 발생되고 유지되는 방식이며 특징은 파워전달 효과가 높아 낮은 압력에서도 고밀도의 Plasma를 발생시킬 수 있으나 대면적으로 확장하기 어렵고 균일하지 못한 plasma를 형성하는 점이다. ICP는 크게 2가지, planar type과 cylindrical type으로 나눠진다. planar type은 그림 1과 같이 전극이 나선과 같이 두른 평평한 금속의 코일 안테나로 되어있으며 cylindrical type은 그림 2와 같이 나선형의 스프링과 같은 구조로 되어있다. 또한 특별한 type의 Helical Resonator(나선형 공진 플라즈마)가 있는데 Helical Resonator는 그림 3과 같이 나선형의 유도코일이 안쪽에 하나에 원통형 방전 튜브로 구성되어 있다.반면 CCP(Capacitively Coupled Plasma)는 그림 4와 같이 직류 또는 교류방식으로 전력을 인가할 수 있도록 설계된 서로 평행한 금속 전극이 있는 것이 구조적 특징이고 이름에서도 알 수 있듯이 전극 표면에 분포된 전하 때문에 전극사이에 형성된 축전 전기장에 의해서 Plasma가 발생되고 유지 되는 방식이다. 이 방식은 전통적으로 가장 많이 사용되어 왔으며 친숙하다. 또한 개념적으로 단순하며 파워 전달 효율이 상대적으로 낮지만 아주 균일한 Plasma 형성이 가능하다. CCP의 하나의 예인 Magnetically Enhanced Plasmas는 그림 5와 같이 Plasma를 고정시키는 Magnetic field를 형성하여 Electron을 wafer 주변에 가둬 분자나 원자의 충돌 횟수와 이온화 효율을 증가시켜 Plasma 밀도를 증가시키는 구조이다. 또 다른 예인 Hollow Cathode는 그림 6과 같이 10{} ^{-5}Torr대로 배기된 진공조 내에 Hollow Cathode과 가열면(양극)을 각각 마주보도록 설치하고, 이 사이에 고주파를 중첩시켜 직류전원을 연결 후 음극 내에 아주 약간의 plasma source gas(주로 Ar 이용)를 흘려주면서 통전하면 음극 내부의 gas 분자가 고주파 전장에 의해 이온화되면서 Plasma가 형성되는 구조이다.4. How to measure pattern size before and after etching우리 조는 이번 etching 실험에서 FE-SEM(Field Emission Scanning Electron Microscope)를 활용하여 etching 전 Oxide 두께와 etching 후 Oxide 두께를 측정할 것이다. 간단히 FE-SEM에 설명을 하면 자기장으로 이루어진 렌즈로 전자빔을 집속한 뒤 전자빔으로 시료면을 주사해 시료에서 방출되는 2차 전자를 이용하여 상을 재현하는 기기이다. FE-SEM은 시료에 주사하는 전자빔이 미세하므로 초점심도가 깊고 요철이 심한 시료면에서도 선명한 상을 만들 수 있는 장점을 가지고 있다.

공학/기술| 2014.09.23| 3페이지| 5,000원| 조회(458)

예비, 성균관대, 예비레포트, etching, 반도체공정실험, 성균관대 반도체공정..

미리보기

닫기
반도체공정실험 예비보고서(silicidation) 평가A+최고예요

반도체공정실험 3조1. Discuss silicidation mechanism (Ni-silicide) as a function of temperature1.1. SilicidationSilicidation은 그림 1과 같이 Si의 표면에 금속(Ti, Co, Ni등)을 증착시켜 금속-Si 합금을 만드는 annealing 과정이다. 이러한 과정은 100nm급 이하의 mos소자의 source와 drain, 그리고 gate의 면저항 및 접촉저항을 낮춰주어 구동전류를 증가시켜준다. 이는 Switching 시간을 줄여주기 때문에 고속 소자에 필수적인 공정이다. TiSi{} _{2} 나 CoSi{} _{2}와 같은 silicide는 낮은 면저항을 갖는 silicide 상 형성온도가 높기 때문에 silicide 형성 후 열 안전성이 좋다. 하지만 소자의 크기가 나노급 이하라면 급격한 면저항 증가 및 누설전류의 증가 현상이 나타나는 단점이 있다. 이를 대체할 물질로 Ni-Silicide가 있는데 Ni-Silicide는 실리콘 소모율이 적고 얇은 silicide 형성이 가능하여 나노급 이하의 mos 소자에 적합한 장점을 가지고 있다.1.2. 온도에 따른 Ni-silicideNi-silicide는 Annealing temperature에 따라 상과 저항이 변화한다. 그림 2과 같이 Ni은 Si와 Annealing temperature 200℃에서 반응하여 Ni{} _{2}Si를 생성한다. 그리고 온도가 400℃이상이 되면, Si가 더욱 더 반응하며 NiSi가 생성된다. NiSi는 Si기질로 700℃이상까지 안정하며, NiSi{} _{2}는 700℃이상에서 더 많은 Si와 반응하며 생성된다. 또한 그림 3의 그래프와 같이 Annealing temperature에 따른 Ni-silicide layer의 저항그래프를 살펴보면 800℃의 NiSi{} _{2}의 저항이 제일 높고(NiSi{} _{2} Resistivity : 34-50 cm / Cubic Structure), 그 다음으로 Ni{} _{2}Si(Resistivity : 24-30 cm / Orthorhombic Structure), 가장 저항이 낮은 Ni-silicide 상은 NiSi(Resistivity : 10.5-18 cm / Orthorhombic Structure) 이다.2. Discuss how to measure the resistivity of Ni-silicide layer저항은 반도체 샘플의 불순물의 농도 등을 알 수 있는 중요한 parameter다. carrier의 운동성은 온도, 결정결함의 농도, 불순물의 농도 등에 의해 결정된다. 이번 실험에서 사용할 Ni-silicde layer의 저항 측정 장비인 4-point probe(FPP)는 그림 4와 같이 동일선상에 놓인 텅스텐 와이어 probe가 Sample 표면에 직접 접촉하여 저항을 측정하는 기구이다. 4-point probe는 주로 single configuration 기술을 사용해왔는데 그림 4에서와 같이 pin A, D에서 전류를 공급하고, pin B, C에서 전압을 측정하여 면저항(R _{S} =k _{a} TIMES R _{a`} `[Ω/sq.] / R _{a} = {V _{BC}} over {I _{AD}} ``[Ω])과 비저항(rho `=`R _{S} TIMES t`[Ω·cm])을 구하는 방법이다. (k _{a} =`F(d) TIMES F(t/s) TIMES F _{sp} TIMES F(T), F(d): pin 간격에 대한 시료의 크기 보정계수, F(t/s): pin 간격에 대한 시료의 두께 보정계수, F _{sp}: pin 간격에 따른 보정계수, F(T): 온도 보정계수)3. Plan temp. profile of RTP process3.1. RTP process 개요RTP는 그림 5와 같이 wafer의 온도를 올려주기 위해서 inductor coil을 이용하는 것이 아니라 직접 wafer에 빛을 쪼여서 즉 radiation heat transfer를 이용해서 wafer온도를 올려주는 것이다. 그러므로 외벽 및 주변(atmosphere)은 차가운 상태를 유지하게 되고 ambient control이 쉽고 열 처리량이 적으므로 열처리 시간을 대폭 줄일 수 있다. 열처리 시간이 줄면 공정의 제어가 훨씬 수월하게 된다. 또한 외벽이 차가우므로 외벽에 오염물질이 달라붙는 것을 덜 걱정해도 된다. 또 하나의 특징은 RTP는 wafer를 하나씩 처리한다는 것이다. 위의 두 가지 특징들로 인하여 RTP방법을 이용할 경우 엄격하게 통제된 제조공정 환경을 만들 수 있다. 이러한 RTP는 MOS 제작과정에서 유용하다. annealing 과정에서 반도체 소자가 열에 의해 diffusion등의 변형이 일어날 수 있는데, RTP와 같이 짧은 시간에 제어된 공간에서 공정을 하면 변형을 크게 줄일 수 있다.3.2. 실험변수 설정1) Annealing Temperature - 600℃, 700℃, 800℃ (실험변수)2) Annealing Time - 30초 (고정)3.3. 실험 과정1) Ni 증착을 한 Si wafer를 준비한다.

공학/기술| 2014.09.23| 3페이지| 5,000원| 조회(411)

예비, 성균관대, 예비레포트, 반도체공정실험, 성균관대 반도체공정실험, 반공실, s..

미리보기

닫기