*태* 스토어

*태*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

9개
전체 판매량

27개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 9개

1비트비교기및플리플랍

디지털공학 및 실습평가1비트 비교기 및 플립플랍 회로2012 . 10 . 26일1. 실험제목 : 1비트 비교기 및 플립플랍 회로2. 실험목적 :- 크기 비교기의 구성방법과 동작원리를 이해하고 다양한 응용실험을 통하여 크기 비교기에 대한 응용력을 기른다.- SR, D및 JK플립플롭의 구성방법과 동작원리를 이해하고 D 및 JK 플립플롭의 실험을 통하여 플립플롭에 대한 동작특성을 확인한다.3. 실험장비 :멀티미터브래드보드74LS86Exclusive-OR 게이트NAND 게이트전원공급장치4. 이론 :1) 비교기의 기본 기능은 2개의 2진수를 비교하여 두 수의 관계를 구하는 것이다. 가장 기본적인 비교기는 2개의 수가 같은지, 다른지 만을 판단하는 기능을 하며, 이런 기본 비교기는 2개의 입력이 같으면 0을, 다르면 1을 출력하는 Exclusive-OR 게이트를 사용하여 구성할 수 있다.2) 플립플롭에는 두 개의 안정된 출력이 있는데, 출력 Q는 플립플롭의 정상출력을, 출력bar{Q}는 반전출력을 나타낸다. 플립플롭이 HIGH상태이면 출렵Q=1,bar{Q}=0임을 나타내고, LOW상태이면 출력 Q=0,bar{Q}=1임을 나타낸다. 플립플롭은 출력상태를 결정하는 1개의 또는 그 이상의 입력을 가지며, 플립플롭의 입력이 출력상태를 변화시키기 위해서는 클럭 펄스가 인가되어야 한다. 플립플롭은 입력이 없어진 뒤에도 계속적으로 출력상태를 유지하는 메모리 특성을 가지고 있다.(1) SR 래치는 2개의 NAND 게이트 또는 NOR 게이트로 구성된 가장 기본적인 메모리 특성을 나타내는 기억소자이다. SR 래치는 일반적인 플립플롭과는 달리 클럭 펄스가 없어도 입력만에 의해 출력의 상태가 결정되고, 모든 플립플롭은 SR 래치를 기본소자로 하여 구성된다. 그림은 2개의 NAND게이트로 구성된 SR 래치와 진리표이다bar{S}bar{R}Q11불변10001100금지회로진리표SR래치는 입력bar{S}와bar{R}및 상반된 출력 Q와bar{Q}를 가지고 있으며, 두 개의 NAND게이트를 교차 결합하여 구성된다. 각 게이트의 출력 상대 게이트의 입력으로 연결되어 피드백 됨으로써 SR 래치는 저장능력을 가질 수 있다. SR래치에서bar{S}와bar{R}의 입력은 일반적으로 HIGH상태를 유지하고 있고, 출력들을 변화시키고자 할 때에는 두 입력 중 하나에 LOW를 인가한다.bar{S}=bar{R}=1인 경우에는 입력이 인가되기 전의 출력상태를 유지하며,bar{S}=0,bar{R}=1인 경우에는 출력은 항상 Q=1이되며,bar{S}=1,bar{R}=0인 경우에는 출력은 Q=0이 된다.bar{S}=bar{R}=0인 경우에는 출력 Q=bar{Q}=1인 상태로 되어 래치는 항상 상반된 출력을 가져야 하는 특성에 위배되므로 사용하지 않는다.5. 실험회로 :실험1실험26. 실험 :실험1)1. 1비트 비교기의 정의비교기는 두 수의 크기관계를 판별하는 조합회로이다. 2개의 1비트 입력 A,B에 대하여 A>B이면 P=1, A=B Q=1, ABQA=BRABQA=BRA

공학/기술| 2012.12.04| 9페이지| 1,000원| 조회(396)

플리픕랍디지털실험, 1비트비교기및플리플랍, 플리플랍

미리보기

닫기
일발펄스

디지털공학 및 실습평가일발 펄스 발생 시스템 설계2012 . 10 . 26일1. 실험제목 : 일발 펄스발생 시스템 제작과 실험2. 실험목적 :-TTL74LS00을 이용해서 일발펄스 회로를 설계한다.-시프트 레지스터에 구성방법과 동작원리를 이해라고 다양한 시프트레지스터와 링카운터의 실험을 통하여 시프트 레지스터에 대한 응용력을 기른다.3. 실험장비 :멀티미터브래드보드TTL74LS00전원공급장치저항 10kLED콘덴서푸시버튼 스위치4. 이론 :-시프트 레지스터는 데이터저장과 데이터 시프트 두 가지 기본기능을 가진 디지털 회로이다.시프트레지스터는 기본기억소자인 D및 JK 플리플롭으로 구성되며 디지털 시스템 내에 데이터를 임시로 저장하는데 사용되거나 디지털 시스템이 응용회로에 매우 중요하게 사용된다. 시프트 레지스터의 각 플리플롭들은 한 비트를 저장하므로 시프트 레지스터를 구성하는 플리플롭의 수는 시프트 레지스터의 저장용량을 나타낸다.시프트 레지스터의 시프트기능은 클럭 펄스가 인가될 떄 시프트 레지스터의 한 플리플롭에서 다른 플리플롭으로 또는 시프트 레지스터의 내부와 외부로 데이터를 시프트시키는 것이다.5. 실험회로 :6. 실험 :4비트 시프트 레지스터를 구성하고 각 플리플롭의 PR과 CLR를 HIGH로 하시오. CLR를 LOW로 한 후 다시 HIGH로 하여 시프트 레지스터를 클리어한다.실험1) 4비트 시프트 레지스터CLKSIQAQBQCQD0-LLLL1+5+50002+5+5+500300+5+504+5+50+5+5QAQBQCQDQAQBQCQD+5000+5+500QAQBQCQDQAQBQCQD0+5+50+50+5+5실험2) 4비트 링카운터CLKQAQBQCQD0HLLL1+5+5002+5+5+503+5+5+5+5QAQBQCQDQAQBQCQDHLLL+5+500QAQBQCQDQAQBQCQD+5+5+50+5+5+5+57. 결과 및 고찰 :이번 실험에서 시프트 레지스터의 구성방법과 동작원리를 이해하고 다양한 시프트 레지스트와 링 카운터 실험을 통하여 시프트 레지스터에 대한 응용력을 기르는 실험중 ttl74ls00을 이용해 4비트 시프트 레지스터를 구성하고 각 플립플롭의 pr과 clr를 high로 하는 실험을 하였으나 실험이 잘 되지 않았다.실험도중 회로 연결을 잘 하였음에도 led에 불이 2개밖에 들어오지 않았다. 이에 다른 브래드보드를 옮겨서 다시 회로를 연결하였으나 또 불이 2개밖에 들어오지 않았다. 교수님의 도울을 통하여 4비트 시프트 레지스터의 구성방법과 작동원리를 이해하고 클락(스위치)를 넣을때마다 LED회로가 순차적으로 불이 들어오는것을 알수있었다. 그리고 SI(입력)에 - 를 주면 순차적으로 LED불이 꺼지는것을 보고 4비트 시프트 레지스터실험에 대해 이해를 할수있는 실험이었다.

공학/기술| 2012.12.04| 6페이지| 1,000원| 조회(98)

일발 펄스 발생 시스템 설계, 일발 펄스 발생, 일발펄스

미리보기

닫기
비동기카운터

디지털공학 및 실습평가비동기 카운터 회로 실험2012 . 11 . 16일1. 실험제목 : 비동기 카운터 회로 실험2. 실험목적 :-비동기 카운터 구성방법과 동작원리를 이해하고 다양한 비동기 카운터의 실험을 통하여 비동기 카운터에 대한 응용력을 기른다.멀티미터브래드보드74LS08 AND 게이트,74LS76 JK 플리플롭전원공급장치저항 10kLED3. 실험장비 :4. 이론 :-카운터는 플리플롭을 이용하여 구성한 순서논리회로로써 플리플롭들이 출력하는 상태의 수가 최대가 되도록 구성되어 있다. 카운터는 플리플롭들이 트리거 되는 방식에 따라 동기카운터, 비동기카운터로 나눌 수 있고 동작 특성에 따라 업카운터, 다운카운터 MOD-N카운터 등으로 분류할 수있다. 비동기 카운터는 모든 플리플롭 들이 클럭 펄스에 의해 트리거되지 않고 단지 첫째 플리플롭만이 클럭 펄스에 의해 트리거 되고 나머지 플리플롭 들은 앞단에 출력에 의해 트리거된다. 그러므로 각각에 플리플롭 사이 동작에서는 시간지연이 발생하므로 동작 속도는 느리나 구조가 간단하며 이러한 형태의 카운터를 리플 카운터또는 직렬 카운터라고 한다.5. 실험회로 :실험1) 비동기 업 카운터실험2) 비동기 10진 카운터6. 실험 :(A)비동기 업카운터클럭 펄스에 의해 초기상태에서부터 시작하여 출력의 상태가 하나씩 증가하는 카운터이다.첫째 플리플롭은 클럭 펄스에 의해 트리거되므로 클럭 펄스가 인가 될때마다 토글하고, 나머지 플리플롭들은 앞단의 출력Q에 의해 트리거 되므로 앞단의 출력 Q가 HIGH에서 LOW로 천이 될 때 뒤 단이 플리플롭은 토글한다. 첫째 플리플롭이 LSB이고 마지막 플리플롭이 MSB이다.이 카운터는 초기상태 0000에서 최종상태 1111까지의 전체사이클(0000~1111)을 거치고 다시 초기상태로 재순환하며 16개의 서로다른 출력 상태를 가지므로 MOD-16카운터라 한다.(a) 회로(b) 파형실험1)CLKQdQcQbQa10진수0LLLL00001LLLH00012LLHL00103LLHH00114LHLL01005LHLH01016LHHL01107LHHH01118HLLL10009HLLH100110HLHL101011HLHH101112HHLL110013HHLH110114HHHL111015HHHH11110*************1*************01**************************11101111(A)비동기 10진 카운터0000에서부터 1001까지의 출력 상태를 가지는 대표적인 비동기 카운터이다.4개의 JK 플리플롭으로 구성된 카운터는 최대 16개의 상태가 있으나 10진 카운터는 10개의 상태만 필요하다.이러한 출력상태를 얻기 위해서는 카운터가 정상적인 상태를 거치기 전에 최종상태 1001에서 초기상태 0000으로 재순환 시켜야 한다. 1001에서 0000으로 재순환 시키는 방법은 NAND게이트를 사용하여 1010을 디코딩 하도록 출력 QB 와 QD를 NAND게이트의 입력에 연결하고 NAND게이트의 출력을 각 플리플롭 CLR에 연결하는 것이다. 카운터의 상태가 1010이 되면 NAND게이트의 출력이 0이 되면서 모든 플리플롭들은 비동기적으로 클리어된다. 이러한 카운터의 특성은 카운터가 0000으로 클리어되기 전에 출력 QB가 먼저 1이 되어 잠시동안 1010상태에 있게 되므로 출력 QB에서 글리치가 나타내는 것이다. 이 카운터는 10개의 출력상태를 가지므로 MOD-10카운터라고 하고, 10개 상태의 시퀀스가 BCD 코드이기 때문에 BCD 카운터라고도 한다.(a) 회로(b) 파형실험2)CLKQdQcQbQa10진수0LLLL00001LLLH00012LLHL00103LLHH00114LHLL01005LHLH01016LHHL01107LHHH01118HLLL10009HLLH100110HLHL101011LLLL000012LLLH000113LLHL001014LLHH001115LHLL01000*************1*************01*************00*************1101007. 결과 및 고찰 :실험1) 실험 비동기식 업카운터는 4개의 JK플리플롭으로 구성된 비동기 업카운터와 파형이다. 이 실험은 순차적으로 0000~1111까지의 MOD-16카운터를 나타낸 회로이다.이런 회로를 통해서 LED간판에 응용해서 실생활에 적용이 된다는 것을 알게 되었다.그리고 이회로의 단점은, 카운터 회로 제한 속도입니다. 모든 게이트 회로는 최대 신호 주파수, 전파 지연 첨가제를 만드는 비동기 카운터 회로 화합물이 문제의 설계의 관점에서 제한되어 있지만. 따라서, 플래시는 수신 회로에 사용되는 경우에도 비동기 카운터 회로는 최대한 축적 된 전파 지연이 다음 펄스 전에 잘 경과 할 수있는보다 더 어떤 주파수에서 클럭 할 수 없습니다. 이 문제에 대한 해결책은 모두 리플을 방지 카운터 회로입니다. 이러한 카운터 회로는 입력으로 카운터 출력을 사용 어떤 디지털 회로로 '플래시'기능을 설계 할 필요를 제거 것이며, 또한 비동기 상응하는 것보다 훨씬 더 동작 속도를 즐길 것입니다.실험2) 위회로와 시뮬레이션 한 결과로 미루어 보아 이번에 실험할 회로는 MOD-10이다.binary로 0000에서 부터 1010까지 카운팅 하는 회로이다. 이번에 실험할 것들이 비동기식 카운터인데 비동시식과 동기식의 차이부터 우선 알아 두어야 하겠다. 비동시식은 위의 회로와 같이 CLK 에 같은 clock이 들어오지 않는 경우이다. 하나의 flip-flop에는 clock 이 들어오지만 나머지 flip-flop 에는 다른 flip-flop의 출력이 clock으로 들어가게 된다. 이로써 회로는 간단해 질지도 모르나. 지연이 연속적으로 나타나게 된다. 위의 시뮬레이션에서도 지연이 나타나는 것을 볼수 있을 것이다. 동기식은 위의 방식과는 다르게 동일한 clock이 들어가게 되는 회로이다. 동기식은 다음에 하기로 하고 우선 비동기식부터 실험한 것이다. 위의 회로에서 눈여겨 볼 것은 출령 Q0와 Q2의 출력을 NAND 게이트의 입력으로 끌어 내온 것이다. 이것이 의미하는 바는 둘다 1이 될 때 그러니까 1010이 되었을 때 모든 flip-flop의 clear 에 0이 들어가게 되어 clear 되어서 카운팅을 다시 하게 되는 것이다. 그래서 MOD-10을 만들 수 있는 것이다.

공학/기술| 2012.12.04| 10페이지| 1,000원| 조회(387)

비동기카운터, 비동기카운터 실험, 비동기 카운터 회로 실험

미리보기

닫기
부울대수

디지털공학 및 실습평가부울대수의 정리 및 논리식 간소화2012 . 10 . 05일1.실험제목 :부울대수의 정리 및 논리식 간소화2.실험목적 :1)부울대수의 기본공리와 정리를 이해한다.2)부울대수식을 이용한 간소화방법을 안다.3)부울대수식을 논리회로로써 활용능력을 키운다.3.실험장비 :멀티미터 브래드보드 전원공급장치74LS08P칩, 74LS32P칩4.이론 :A 또는 B이다. 라고 말한 인간의 표현을 기호(AND, OR, NOT 등의 논리연산자)를 사용하여 대수적으로 취급하도록 한 것이며 임이의 명제가 참인지를 판단하기 때문에 논리대수 라고 한다.5.실험회로 :실험 1)실험2)실험3)6. 실험▶ 실험1)ABZ0000+5V0+5V05+5V+5V5진리표논리식 Z= A + (A · B)이고 이것을부울함수의 A + A B = A 라는 실험을 한다.ABZ000.16V0+5V0.16V+5V04.30V+5V+5V4.30V- 실험측정결과A + A B = A에서 A=0, B=0A=0, B=5 결과 값A + A B = A에서 A=5, B=0A=5, B=5 결과 값▶ 실험2)회로를 구성하고 각각의 입력에 대한 출력의 상태를 측정하여 기록하시오.ABCXY0000000+5V000+5V000+5V00000+5V+5V50+5V0+5V05+5V+5V055+5V+5V+5V55- 진리표- 실험회로 2-1) 2-2)2-1) 논리식A B + B C = X, 분배법칙을 사용하여 B (A+C) = X 논리식이 나온다.2-2) 논리식A (B + C) = Y- 실험측정 진리표ABCXY0000.16V0.29V00+5V0.16V0.29V0+5V00.16V0.29V+5V000.16V0.29V0+5V+5V4.30V0.29V+5V0+5V0.16V4.60V+5V+5V04.30V4.60V+5V+5V+5V4.30V4.64V? 실험 2-1)번 실습B (A+C) = X의 논리식에 A =0, B=0 , C=0A= 0, B=0 , C=5A=0, B=5 ,C =0A=5, B=0 ,C= 0A=5, B=0, C=5 측정결과값B (A+C) = X의 논리식에 A =0, B=5 , C=5A= 5, B=5 , C=5A=5, B=5 ,C =5 측정결과값B (A+C) = X에 AND연산을 하는 B=5, OR을 연산하는 A,C입력값중 5값이 하나라도 들어가면 출력 값= 5가 나왔다.? 실험 2-1)번 실습A (B + C) = Y 논리식에 A =0, B=0 , C=0A= 0, B=0 , C=5A=0, B=5 ,C =0A=5, B=0 ,C= 0A=0, B=5, C=5 측정결과값??A (B + C) = Y 논리식에 A=5, B=0, C=5A=5, B=0, C=5 측정 결과값A (B + C) = Y 논리식에 A=5, B=0, C=5 측정결과값7. 결과 및 고찰논리회로도를 해석해서 논리식을 도출해내어실습을 하였는데 실험1에서는 Z= A + (A · B)식이 부울함수의 A + A B = A로 바뀌어서 실험을 하였다 그결과 B에 신호가 들어가지 않아도 A입력에 신호가 들어가면 결과 값도 신호가 들어가는 결과가 나왔다.실험2-1)에서는 A B + B C = X, 분배법칙을 사용하여 B (A+C) = X 논리식이 나왔다. B 입력에 전압을 주고 A입력이나 C입력에 신호가 한곳만 들어가도 출력값에 신호가 나왔다.실험2-2)에서는 A (B + C) = Y 논리식에는 A입력에 전압을 주고 B나 C입력에 둘중 하나만 신호를 주어도 Y결과값에는 신호가 나가는 실험이었다.부울대수를 활용하여 디지털 실험을 해보았는데 OR게이트로 묶어주고 는 AND게이트로 묶어주고 는 NOT게이트를 넣어주면 쉽게 모든 부울대수의 법칙은 증명해 낼수 있다. 부울대수는 그냥 수학과도 비슷하지만 조금 틀린 것이 있어서 약간 해깔리는 점이 없지 않아 있지만 그것만 잘 숙지한다면 우리가 쓰는 수학과도 동일하다고 할수있다..(연습문제)1. 다음식을 간소화 하시오(1)Y=AB+A bar{B} + bar{AB}Y = A ·(B+ bar B) + BAR A B = A · 1 +bar{A} B````````````=`A+ bar{A} B(2)Y=(A+ bar{B} )(A+C)#Y=`AA`+`AC+ bar{B} A+ bar{B`} C#````````=`A+AC`+ bar{B} A+ bar{B} C#````````=``A+ bar{B} A+ bar{B} C#````````=```A+`BARB C2. 다음 논리식에 대해 논리회로도를 작성 하시오(1) Y= A(B+C)(2) Y= A+BC(3)Y= bar{A} B```(A+BARC )(4)Y= bar{A} B+A barBX= bar{( bar{AB} + bar{BC)} C}#````````= bar{( bar{A} + bar{B} + bar{B} + bar{C} )C}#````````= bar{bar{A} C+ bar{B} C+ bar{C} C}#```````= bar{( bar{A} + bar{B} )C}#```````= bar{(AB)C}#```````=AB+BARC3. 다음에 주어진 논리회로도에 대하여 논리식을 구하시오.

공학/기술| 2012.12.04| 13페이지| 1,000원| 조회(235)

부울대수, 부울대수 정리, 부울대수 논리식 간소화

미리보기

닫기
가산기와디코더

디지털공학 및 실습평가가산기와 디코더 회로2012 . 10 . 12일1. 실험제목 : 가산기와 디코더 회로2. 실험목적 :-가산기의 구성방법과 동작원리를 이해하고 병렬가산기를 이용한 가산의 실험을 통하여 가산기에 대한 응용력을 기른다.-디코더의 구성과 동작원리를 이용하고 특성을 확인한다.3. 실험장비 :세그먼트멀티미터 브래드보드 전원공급장치74LS08 AND게이트74LS86Exclusive-OR게이트저항다이오드4. 이론 :-컴퓨터나 디지털시스템에서는 가산을 이용하여 감산, 승산, 제산의 연산이 수행되기 때문에 가산은 가장 중요한 선술연산이다. 가산기는 컴퓨터뿐만 아니라 수치데이터를 처리하는 여러 디지털 시스템에서 중요한 역할을 하므로 가산기의 동작원리에 대해 이해하는 것이 디지털시스템의 응용에서는 필요하다.1) 반가산기2진 가산의 기본 연산을 수행하는 논리회로로써 2개의 입력 A, B를 가산 하여 캐리(C)와 합(SUM)를 출력한다.ABCS0*************10그림은 반가산기의 회로와 진리표이다.진리표로부터 합과 캐리의 논리식을 구할수 있다. 캐리는 A와 B가 모두 1일때만 되므로 캐리의 논리식은 C= AB이고, 합은 입력 A와 B가 다를때만 1이 되므로 합의 논리식은 S=A?B이다.따라서 반가산기는 캐리를 출력하는 AND게이트와 합을 출력하는 Exclusive-OR 게이트로 구현된다.- 디코더는 N비트의 코드를 입력하여 M개의 출력단자중 하나의 출력단자에 HIGH(또는 LOW)를 출력하는 논리회로이다. N비트의 입력은 각각 0또는 1의 값을 가지므로 2N개의 입력조합 또는 코드가 가능하다. 입력코드에 대해서는 M개의 출력 중 하나의 출력 만이 동적 HIGH(또는 LOW)가 되고 , 다른 나머지 출력은 LOW(또는 HIGH)가 된다.2) BCD-to-7세그먼트 디코더이 디코더는 BCD코드를 입력하여 각각의 해당하는 10진수를 7세그먼트 표시장치로 출력하는 4개의 입력과 7개의 출력을 가진 디코더이다.5. 실험회로 :실험1) LED회로 실험2)반가산기 회로실험3) 7segment6. 실험 :(1) LED회로 ; 다음 회로와 같이 330의 저항을 LED와 연결하여 특성을 파악한다.공급전압다이오드전압(V1) 측정값저항전압(V2) 측정값전류(A) 계산값0.50.526001.00.669001.51.479001.81.7900021.968002.52.4170.43932.60.36752.9431.98882.9764.370.0143103.056.720.02123.1028.540.0258공급전압0.5V일때 V1측정값 공급전압0.5V일때 V2측정공급전압 5V일때 V1측정값 공급전압 5V일때 V2측정값공급전압대비 전류의 특성을 파악한 그래프(2)반가산기 회로ABCS000.730.72010.7964.2100.7983.57114.450.72(3) 7segement회로DCBA10진수00000000+5100+50200+5+530+50040+50+550+5+5060+5+5+57+50008+500+59D: 0 C:0 B:0 A:0 일때D: 0 C:0 B:0 A:+5 일때D: 0 C:0 B:+5 A:0 일때D: 0 C:0 B:+5 A:+5 일때D: 0 C:+5 B:0 A:0 일때D: 0 C:+5 B:0 A:+5 일때D: 0 C:+5 B:+5 A:0 일때D: 0 C:+5 B:+5 A:+5 일때D: +5 C:0 B:0 A:0 일때D: +5 C:0 B:0 A:+5 일때7. 결과 및 고찰:실험(1) 에서는 LED회로를 통하여 330의 저항의 특성을 파악하였다. 공급전압 0.5~2V까지는 V1의 값은 계속 증가 하였으나 V2의값은 0이었다. 따라서 전류 계산값 역시 0이 나왔다. 그러나 공급전압 2.5V 부터는 공급전압이 증가할수록 V2값, 전류(A)값이 증가하였다.따라서 임계전압은 2.0V인걸 알수있었다.임계전압이란 ① 통상의 동작 범위에서의 순방향 전류 전압 특성의 직선 근사에서 전류가 0으로 되는 전압 절편.② 디바이스가 특정한 동작을 기능하기 시작하는 전압. 특히 IGFET에서 도전(導電) 채널이 형성되기 시작하는 드레인 전압 VT를 말한다.실험 (2)에서는 반 가산회로를 구성하고 진리표를 작성하였다. SUM과 Carry의 의미도 알아볼수있는 시간이었다. 반가산기는 AND와 Exclusive-OR게이트로 구성되어 2의보수 체계에 가산을 할수있게 도움되는 디지털 회로였다.실험(3)에서 7세그먼트 표시기는 막대모양의 LED 7개를 8자 모양으로 배열시키고 각 LED에 불을 켜거나 끔으로써 10진 숫자를 표시하도록 되어있다. 여기서 막대 모양의 LED 하나 하나를 세그먼트라고 하고, LED가 7개 사용됨으로 7세그먼트 표시기라고 붙여졋다. 7세그먼트는 애노드(ANODE COMMON)와 캐소드(CATNODE COMMON)방식이 있다. 7세그먼트 방식은 실생활에서 많이 사용하기 때문에 유용한 실험시간이었다.

공학/기술| 2012.12.04| 10페이지| 1,000원| 조회(100)

가산기와디코더, 가산기 디코더, 가산기와디코더 실험

미리보기

닫기