*주* 스토어

*주*

개인인증

팔로워4 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

79개
전체 판매량

509개
최근 3개월 판매량

1개
자료후기 점수

평균A+
자료문의 응답률

100%

전체자료 79개

실험16 OP앰프 기본 원리 결과레포트

2000년도 응용전자전기실험2 결과보고서실험 16 . OP앰프 기본 원리제출일: 2000년 0월 00일분 반학 번조성 명1. 실험목적OP Amp로 반전증폭기와 반전증폭기를 이용한 가산기를 구성하고, 그 동작을 통해 OP Amp의 특성을 고찰한다.2. 실험이론⑴ OP Amp란 operational amplifier, 연산 증폭기로 번역된다. 연산을 수행하기 위해서 이상적인 OP Amp는 무한대의 이득과 입력 임피던스, 영의 출력 임피던스를 갖는다. 또한 반전 입력단과 비반전입력단에 동일한 입력전압을 인가하였을 때 출력전압은 0가 된다.⑵ 가상접지(virtual ground)란 비반전단자를 접지한 경우의 Op Amp의 궤환(feedback)회로에서 나타나는 가상단락(imaginary short)을 의미한다. 이는 Op Amp로 피드백회로를 꾸몄을 때 반전단자(비반전단자)에 어떤 전압이 걸리더라도 무한대의 이득으로 인해 비반전단자(반전단자)에도 동일한 전위가 나타나는 것을 의미한다.Imaginary short는 다음과 같은 간단한 과정을 통해 증명할 수 있다.V _{o} =A(V _{p} -V _{n} )V _{p} -V _{n} = {V _{o}} over {A} APPROX 0 (because`A >> 1)그림 1 반전증폭기thereforeV _{p} =V _{n}⑶ 반전증폭기는 출력이 반전되어 증폭되는 증폭기이다. 반전입력단에서 KCL을 적용한다. 이때 반전입력단은 가상접지 되어있다.I= {V _{i`n}} over {R _{R}} =- {V _{out}} over {R _{F}} 증폭기의 전압이득A _{V}는 입력전압 대비 출력전압이므로 위의 식을 정리하여A _{V}를 구할 수 있다.A _{V} =- {R _{F}} over {R _{R}}그림 2 Op Amp 가산기⑷ 반전증폭기로 가산기를 꾸밀 수 있다. 이때 가산기의 출력은 전압이므로, 반전증폭기의 전압이득식을 가지고 반전증폭기의 출력전압을 정의할 수 있다.A _{V} = {V _{out}} over {V _{i`n}} =- {R _{F}} over {R _{R}}thereforeV _{out} =- {R _{F}} over {R _{R}} V _{i`n} 이때 입력전압과 입력전압단의 저항이 각각V _{1}과R _{!},V _{2}와R _{2}으로 인가된다. 이는 반전증폭기의 인가되는 각 신호의 조건이므로 출력전압 식에 대입하여 superposition을 적용한다.V _{out} =V _{out1} +V _{out2} =-( {R _{F}} over {R _{1}} V _{1} + {R _{F}} over {R _{2}} V _{2} )3. 실험결과실험1. 반전증폭기그림 3 =10㏀, =47㏀일 때 출력전압그림 4 =10㏀, =100㏀일 때 출력전압실험2. 반전증폭기를 이용한 가산기그림 5 =2V, =1V일 때 출력전압그림 6 =2V, =2V일 때 출력전압4. 실험고찰실험1은 반전증폭기에 1V의 전압V _{i`n}을 인가하였을 때 그 출력전압V _{out}을 측정, 전압이득A _{V}을 구하는 실험이다. 저항으로R _{R}=10㏀을 사용하였을 때R _{F}값에만 변화를 주었고 그에 따른 실험 결과는 다음과 같다.RF47㏀100㏀AV(이론값)-4.7-10AV(실험값)-4.86-10.04오차율3.40%0.40%실험2은 반전증폭기를 이용한 가산기에V _{1}과V _{2}를 인가하였을 때 출력전압V _{out}을 측정하는 실험이다. 이때R _{1} =R _{2} =R _{F}=10㏀,V _{1}=2V로 고정하였고V _{2}값만 변화를 주었다. 실험결과는 다음과 같다.V₂1V2VVOUT(이론값)-3-4VOUT(실험값)-3.03-4.02오차율1.00%0.50%전반적인 실험의 결과는 이론값과 거의 일치한 값이 나왔다. 실제적인 OP Amp의 동작이 이상적인 OP Amp의 동작과 거의 유사함을 실험을 통해 알 수 있었으며 인가된 전압과 그 멀티미터 측정값은 오차범위 내 동일한 값을 가졌음으로 저항에서 오차율이 발생했다고 타당하며, 실제로 저항을 고정해놓고 실험한 실험2의 오차율 변동이 저항을 바꾸어 실험한 실험1보다 오차율의 차이가 적었음을 알 수 있다. 또한, 이 모든 오차율이 저항 소자에 표기된 오차 ±5% 이내에 존재함을 확인 할 수 있다.

공학/기술| 2020.04.15| 3페이지| 1,000원| 조회(210)

레포트, 실험, 단국대, 결과레포트, 응용전자전기실험

미리보기

닫기
실험21 555 타이머 결과레포트

2000년도 응용전자전기실험2 결과보고서실험 21 . 555 타이머제출일: 2000년 00월 00일분 반학 번조성 명1. 실험목적555타이머 IC를 이용하여 비안정 발진회로와 주파수 조정회로를 구성하여 동작을 확인한다.2. 실험이론단안정이란 단 한가지의 안정 상태를 가지며 외부 트리거 신호에 의하여 미리 정해진 시간동안 상태가 바뀌었다가 다시 원래 상태로 되돌아온다.외부 단자에 저항 및 커패시터를 연결한 후 외부 트리거 입력이 VCC/3이하가 되면 COMP2의 출력이 높아져 FF을 reset 시킨다. 결국 이 트랜지스터가 OFF 되어 커패시터는 충전된다.커패시터가 충전되어 threshold 입력이 비교기의 기준전압이 2/3VCC 이상이 되면 비교기는 트리거, FF은 set한다. 시정수로 커패시터의 충전 속도와 출력 펄스의 폭을 결정하게 된다.WT=1.1RC위 식으로 주어지며 W는 [sec], R은 [Ω], C는 [F]의 단위를 갖는다. 단안정 동작은 시간지연, 손상된 펄스파형의 재생, 입력 펄스 확장, 바운스 없는 스위치 용도에 사용 된다.555 IC를 그림1의 우측과 같이 연결하면 비안정 동작을 한다. 이는 클록 발생기과 갈음된다. 출력은 구형파이고 reset 단자는 VCC에 연결하며 5번 단자에는 Cf는 잡음 제거용으로 연결된다. 방전 트랜지스터는 OFF 되어 있고 C는 RA, RB를 통하여 충전되므로 시정수는 다음과 같다.tau =(R _{A} +R _{B} )C C가 충전되어 threshold 전압이 (2/3)*VCC이상이 되면 COMP1이 high가 되어 FF을 set시킨다. Q가 높으므로 트랜지스터가 포화상태가 되어 7번 단자는 접지된다. 커패시터는 RB를 통하여 방전되므로 방전 시 시정수는tau =(R _{B} BULLET C)이다.이때 출력주파수와 duty cycle은 다음과 같다.f= {1.44} over {(R _{A} +2R _{B} )C}D= {R _{A} +R _{B}} over {R _{A} +2R _{B}} TIMES100(%)555 타이머 IC 내부 블록도R-S 플립플롭 동작표RSQ(t)비교00Q(t+1)변화없음011set100reset세부 사항GND접지를 위한 핀.V _{CC}양극 전원단자, 2.5~16V를 사용OUTPUT플립플롭 조건에 따라 0,1이 출력TRIGGERCOMP2의 트리거 전압 입력 핀,2/3VCC 이상이면 0, 1/3VCC 이하이면 1THRESHOLDCOMP1의 문턱전압 입력 핀RESET플립플롭을 직접 제어 하는 리세트DISCHARGE외부 커패시터 방전에 사용되는 핀CONTROL VOLTAGE인가된 전압은 문턱 및 트리거 전압을 변화시켜 출력 변조3. 실험결과555 타이머 응용 회로조건 :V=10Ｖ ,R _{A} =120㏀ ,R _{B} =470㏀ ,R _{C} =270ΩC=0.1㎌C=1㎌C=10㎌깜빡이는 속도 : 상깜빡이는 속도 : 중깜빡이는 속도 : 하4. 실험고찰이번 실험은 555 타이머의 비안정 발진회로의 출력을 LED의 양단으로 인가하여 깜빡이는 LED 회로를 만들고 커패시터의 용량에 따라 출력주기가 바뀌는 것을 확인하는 실험이었다. 위 회로에서 저항과 커패시터 값 변화로 커패시터가 충전 및 방전되는 시간 즉, 시정수가 변하므로 이 두 값에 의해 주기가 결정되게 된다.555 타이머에 의한 발진회로의 출력주파수(주기)와 duty cycle은 각각 0.1㎌, 1㎌, 10㎌의 커패시터를 사용했을 때 다음과 같다.f _{0.1 mu } = {1.44} over {(120ｋ+2(270ｋ))0.1 mu } =21.81[㎐],f _{1 mu } =2.181[㎐],f _{10 mu } =0.2181[㎐]T _{0.1 mu } = {1} over {21.81} =45.83[㎳],T _{1 mu } = {1} over {2.181} =458.3[㎳],T _{10 mu } = {1} over {0.2181} =4.583[sec]D _{0.1 mu } =D _{1 mu } =D _{10 mu } = {120ｋ+270ｋ} over {120ｋ+2(270ｋ)} TIMES 100=59.09[%] 이때 duty cycle과 주기의 곱으로 LED가 켜져있는 시간을 구할 수 있다.

공학/기술| 2020.04.15| 4페이지| 1,000원| 조회(180)

레포트, 실험, 단국대, 결과레포트, 응용전자전기실험

미리보기

닫기
실험17 OP AMP 특성 실험 결과레포트

2000년도 응용전자전기실험2 결과보고서실험 17 . OP앰프 특성 실험제출일: 2000년 00월 00일분 반학 번조성 명1. 실험목적OP Amp의 입력 바이어스 전류, 출력 offset전압을 측정하고, OP Amp의 특성을 고찰한다.2. 실험이론(1) 입력 바이어스 전류OP Amp는 차동증폭기로 되어있다. 이 소자는 직류동작을 위한 바이어스 전류가 필요하다. 여기서 차동 증폭기의 초단에 흐르는 직류의 평균치를 입력 바이어스 전류라고 한다. 그리고 두 입력 바이어스 전류의 차이를 입력 오프셋 전류라고 하는데 그 값은 약 10nA정도 이다. 입력 오프셋 전류는 두 개 차동단의 균형의 정도를 나타내는 양이다. 즉 두 개 차동단이 완전 대칭인 경우에는 입력 오프셋 전류는 0이 되어야 한다.측정법은 아래와 같은 회로와 같이 두 입력단자를 접지시킨다. 그 후V _{-},V _{+}의 전압을 측정하여 저항R _{1},R _{2}에 흐르는 입력 베이스 전압을 측정한다. 입력 바이어스 전류는 두 입력 베이스 전류의 평균값이다. 입력 바이어스 전류가 작을수록 불균형은 작아진다.입력 바이어스 측정 회로(2) 입력 OFFSET 전압이상적으로는 반전 입력과 비반전 입력 사이의 전압이 0일 때 출력 전압이 0이 된다. 하지만 실제로 약간의 출력전압이 존재하게 된다. 이 출력 OFFSET 전압은 내부적인 불균형, 허용된 오차에 기이한다. 입력 바이어스 효과를 제거하기 위해 반전 입력과 비반전 입력을 단락시켜도 출력은 약간의 OFFSET을 가질 수 있다. 한마디로 입력 OFFSET 전압은 출력전압을 0으로 해주기 위해 반전입력과 비반전 입력 사이에 걸어주는 입력전압이다. 식으로는 차동 증폭기에서 정의 하면CMRR`=` {A _{DM}} over {A _{CM}} 이다. 입력 OFFSET 전압의 값은 수 mV에 이다.측정방법은 아래와 같은 회로와 같이 반전 증폭기 회로에 입력 전압을 0V로 한다. 그때의 출력전압V _{o}을 측정하고 저항R _{2},R _{3}에 의해 전압이득A _{V} =- {R _{3}} over {R _{2}}을 이용하여 입력 오프셋 전압V _{os} = {V _{o}} over {A _{V}}을 계산한다.출력 offset 전압 측정 회로3. 실험결과실험 1 입력 바이어스 전류 측정V _{-}노드 전압V _{+}노드 전압실험 2 출력 offset전압 측정V _{out}노드 전압4. 실험고찰실험1은 OP AMP의 입력 바이어스 전류를 측정하는 실험이었다. 두 입력 단자를 접지를 시키고V _{a} ,`V _{b}를 측정을 하여 입력 베이스 전류를 산출하고 두 값을 평균을 계산한 값이 입력 바이어스 전류이다. 입력 바이어스 측정회로에 저항R _{1}과R _{2}를 200㏀으로 설정하였을 때V _{a} ,`V _{b}를 측정한 결과 각각 0.0085V, 0.0083V가 측정되었다. 따라서 입력 베이스 전류는 각각 42.5㎁, 41.5㎁ 이므로 입력 바이어스 전류는 그 평균값이 42.0㎁이다. 실험에 쓴 741 OP Amp의 경우 입력 바이어스 전류는 최대 500㎁의 값을 가진다는 것을 data sheet를 통해 알 수 있다. 실험 결과 적절한 값이 도출되었다.실험2은 출력 offset전압을 측정하여 입력 offset 전압을 구하는 실험이었다. 반전증폭기 회로에 두 입력전압을 0V로 하였을 때 그 출력전압V _{out}을 측정하고, 귀환저항과 입력저항의 비 값을 통해 전압이득A _{V}값을 얻는다. 이렇게 얻어진V _{out}과A _{V}값을 이용하여 입력 offset 전압을 산출할 수 있다. 실험1에서 사용한 회로에 귀환저항만 270㏀을 추가하여 실험을 진행하였다. 이때

공학/기술| 2020.04.15| 4페이지| 1,000원| 조회(220)

레포트, 실험, 단국대, 결과레포트, 응용전자전기실험

미리보기

닫기
실험19 비선형 OP AMP 회로 예비레포트

2000년도 응용전자전기실험2 예비보고서실험 19 . 비선형 OP앰프 회로제출일: 2000년 00월 00일분 반학 번조성 명1. 비교기의 동작원리를 간단히 설명하고V _{REF}가 1V,V _{i`n}이 피크 전압 2V인 100㎐ 정현파일 때의V _{out}파형을 그려 보아라.OP Amp를 궤환 회로를 사용하지 않고 입력과 출력을 구한다 하자. 이때 양 입력단자의 입력이 다를 경우 출력은V _{DD} 또는-V _{DD}로 saturation된다. 이는 OP Amp의 Gain이 매우 크기 때문이며, 이를 통해 어떤 전압이 더 크게 입력되었는지 확인할 수 있다. 직관적으로 reference전압V _{REF}보다 입력전압V _{i`n}이 클 때V _{DD}가 출력될 수 있게 하려면V _{REF}을 반전입력단자에 인가하고V _{i`n}을 비반전입력단자에 인가하도록 한다.V _{REF}=1V을 반전입력 단자에,V _{i`n}=2sin200πt을 비반전입력단자에 인가할 경우V _{out}은 다음과 같다.2. 능동 다이오드회로를 사용하면 다이오드 오프셋 전압의 영향을 거의 제거할 수 있다. 이유를 설명하라.기본적으로 OP Amp의 Gain이 매우 크기 때문이다. 능동 다이오드회로에서 오프셋 전압이 0.7V이고, Open Loop Gain이 매우 크다면 다이오드를 도통시키기 위한 입력전압은 오프셋 전압을 이득 값으로 나누는 매우 작은 스케일의 값이다. 따라서 다이오드 오프셋 전압의 영향이 거의 없다고 말할 수 있다.3. 그림 19-3에서 다이오드 극성이 바뀌면 어떤 현상이 일어나는가?그림 19-3은 능동 리미터회로로서 출력단의 다이오드는 출력전압V _{out}이V _{REF}보다 큰 경우에만 출력하는 역할을 한다. 이때 능동 리미터회로는 기본적으로A _{V}가 1인 비반전증폭기이므로V _{out}은V _{i`n}으로 갈음해도 출력 값에 대한 수치는 동일하다.따라서 다이오드의 극성이 바뀌면V _{out}의 파형이V _{REF}보다 작은 경우만 출력된다.4. 능동 피크 검출기의 동작원리를 설명하라.피크 검출기는 입력파형의 피크 값과 같은 DC전압을 출력으로 내주는 회로이다. 수동 피크검출기는 입력전압의 피크 값이 오프셋 전압보다 매우 클 때만 사용하며, 능동 피크검출기는 ㎷단위의 입력전압 피크 값을 검출할 때 사용한다.

공학/기술| 2020.04.15| 2페이지| 1,000원| 조회(158)

레포트, 실험, 단국대, 예비레포트, 응용전자전기실험

미리보기

닫기
실험15 소신호 MOSFET 증폭기 결과레포트

2000년도 응용전자전기실험2 결과보고서실험 15 . 소신호 MOSFET 증폭기제출일: 2000년 0월 00일분 반학 번조성 명1. 실험목적MOSFET을 사용하는 소스 공통 증폭기(common-source amplifier)의 입출력 데이터를 통해 소신호의 증폭에 대한 MOSFET 동작을 고찰한다.2. 실험이론⑴ Common-Source(이하 C-S) Amplifier란 S(Source)단자는 접지에 접속되고 입력전압이 G(Gate)와 접지 사이에 인가되며, 출력전압은 D(Drain)과 접지 사이의 저항R _{D}를 통해 얻어지는 증폭기이다. 이는 S 접지를 D와 G가 공통(common)되게 사용하기 때문에 소스 공통 증폭기라 명명되었다.⑵ 증폭기를 구동하기 위해서는 크게 2가지 단계를 거친다. 첫째는 DC전압을 통해 MOSFET을 saturation영역에서 동작시키는 것이다. 두 번째는 DC전압에 비해 비교적 그 진폭이 작은 AC전압을 DC전압에 더하여 MOSFET의 증폭과정을 거친 큰 진폭의 AC를 얻는 것이다. 이때 DC는 AC대비 scale이 크기 때문에 대신호로 모델링되고, AC는 DC대비 scale이 작기 때문에 소신호로 모델링된다.⑶ MOSFET은 기본적으로 trans-conductance 증폭기로서 그 출력이 전류이다. 이를 전압 증폭기로서 사용하기 위해서는 출력의 전류를 저항에 흘리고 저항에 걸리는 전압을 취하게 된다. C-S 증폭기에서는 MOSFET의 D단자에서 이러한 동작을 수행한다. 이때 출력은 최대전압이 결정된 상태에서 전류를 흘려보낼수록 출력전압은 낮아진다. 따라서 소신호를 인가하였을 때 그 전압이득A _{V`}는 음의 값을 가지게 된다.실제 실험에서 측정값들로A _{V}를 구하는 과정은 다음과 같다.V _{out} =V _{DD} -I _{D} R _{D} (atV _{i`n} =V _{DC})v _{out} =V _{DD} -i _{D} R _{D} (이때v _{i`n} =V _{DC} +v _{ac})A _{V} =- {v _{out} -V _{out}} over {v _{AC}} 이때v _{out} -V _{out}의 과정은 oscilloscope의 AC coupling으로 수행할 수 있다.3. 실험결과실험1.V _{D}=5V가 되도록 입력전압 Offset을 설정한 Common Source Amplifier실험2.V _{D}=5V가 되도록 입력전압 Offset을 분배한 Common Source Amplifier4. 실험고찰실험1은 Drain단의 전압V _{D}를 5V가 되도록 입력전압의 offset을 결정하고, 이때V _{pp}=100㎷,f=1㎑의 교류신호를 얹어 그 출력을 oscilloscope의 AC coupling으로 출력하는 것이다. 이때 offset을 결정하기 위해 신호발생기를 사용하였는데 신호발생기가 DC를 지원하지 않아 DC에 최대한 근사한V _{pp}=4㎷,f=1μ㎐의 교류신호를 인가하였다. 출력 바이어스는 oscilloscope의 DC coupling으로 측정하였지만 입력신호의 주기가 매우 길기 때문에 DC성분만 출력됨을 확인할 수 있었다. 이렇게 측정된 offset값은 5.027V였다.그 상태에서V _{pp}=100㎷,f=1㎑의 교류신호를 얹어 그 출력을 oscilloscope의 AC coupling으로 출력하였더니 peak-to-peak가 320㎷ 정도의 신호가 출력되었다. 따라서 실험1에서의 전압이득A _{V1}= -3.2였다.실험2은 기본적으로 실험1과 동일하지만 신호발생기의 전압을 직렬 연결된 10㏀저항 2개로 전압 분배하여 게이트로 인가하는 것이다.V _{D}는I _{D}에 의해서 결정되어지는데,I _{D}는V _{GS}에 의해 결정되어진다. 그런데 실험회로는 Source가 common으로V _{S}가 0V 고정 값이다. 따라서V _{G}값이 전류I _{D}를 결정하는 유일한 변수로서 작용한다. Gate로는 전류가 흐르지 않기 때문에 이론적으로는 실험1에서 구한 offset 전압의 2배가 인가되어야 한다.실험1의 값을 기반으로 10V근방의 offset값을 예측하였으나, 신호발생기에서 최대로 인가할 수 있는 offset 값이 9.998V로 이때의V _{D}는 5.31V였다. 또한 그 위에 peak-to-peak 100㎷ 의 신호를 인가하여야 하므로 9.898V의 offset값을 임의 선택하였고 이때의V _{D}는 6.30V였다.그 상태에서 실험1과 동일하게 교류신호를 인가, 출력을 측정하였더니 peak-to-peak가 170㎷ 정도의 신호가 출력되었다. 따라서 실험2에서의 전압이득A _{V1}= -1.7으로 실험1보다 작음을 알 수 있었다. 이는 충분한 offset을 주지 않아V _{G}가 실험1보다 낮았기 때문이다.실험1, 2의 출력을 검증하기 위해서는I _{D}의 이론값을 구해 실험모델에 적용함이 타당하지만,

공학/기술| 2020.04.15| 3페이지| 1,000원| 조회(194)

레포트, 실험, 단국대, 결과레포트, 응용전자전기실험

미리보기

닫기