*혜* 스토어

*혜*

개인인증

팔로워1 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

60개
전체 판매량

842개
최근 3개월 판매량

1개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 60개

실험14 MOSFET 특성 실험 결과

2017년도 응용전자전기실험2 결과보고서실험 14. MOSFET의 특성 실험제출일: 2017 년 9 월 13 일분 반학 번조성 명5**************************13*************김규리김지원김혜겸유환준최원일1. 목적(1) MOSFET의 소스, 게이트, 드레인 등 세 단자의 특성을 실험적으로 결정한다.(2) MOSFET 증폭기의 바이어스 기법을 고찰한다.(3) MOSFET을 사용한 소스 공통 증폭기의 전압이득을 측정한다.2. 실험 방법(1) 그림과 같은 회로를 구성한다.(2)V _{G}를 변화시키며,V _{GS}에 따른I _{D}의 변화를 관찰한다.3. 실험 결과V _{GS}[ v ]I _{D} [ mA ]1.00.21.20.351.40.51.60.651.80.82.00.952.21.12.41.252.61.44. 고찰2학기 들어 첫 실험이었는데, 사실 우리 조의 경우에는 회로를 구성하는 것에는 큰 어려움이 없었지만, 이론에서 배운 것처럼 정확한V _{GS _{`}} `-`I _{D}곡선을 얻지는 못하였다. 이번 실험의 결과는 이론처럼V _{GS}가 증가하며,I _{D} 역시 증가하는 곡선이 그려지기는 했으나 이론으로 접한 동작점에서의 급격한 변화를 관찰하기에는 무리가 있었다. 여기에는 복합적인 이유가 있겠지만, 가장 큰 이유로 소자의 이상을 들 수 있다.MOSFET은 Metal Oxide Semiconductor Filed Effect Transistor로, 이번 실험을 통해 얻고 싶었던 이론에 따른V _{GS} `-`I _{D}곡선은 다음과 같다.V _{GS}의 Threshold Voltage는1V근처로, 이전의V _{GS}에서I _{D}는 0을 띄지만, 1V로 이후에는 거의 선형을 띄는V _{GS _{`}} `-`I _{D}곡선을 띈다.MOSFET이V _{GS} `>`V _{th}이고,V _{DS} ` GEQ (`V _{GS} ``-`V _{th} `)인 Saturation 영역에서 동작할 때, Drain에 흐르는 전류인I _{D}는 다음의 공식에 의해 정해진다.I _{D,sat} `=`Kn prime ` {`W} over {2L} (V _{GS} ``-`V _{th} `)` 그리고, Triode 영역에 이르게 되면, Drain 전류는 다음의 공식을 따른다.I _{D} `=`Kn prime ` {`W} over {L} [(V _{GS} ``-`V _{th} `)`V _{DS} `-` {V _{DS} ^{2}} over {2} `] 이번 실험에서는 소자의 이상으로 조금은 아쉬운 결과를 얻은 것 같다. 그래도V _{GS _{`}} `-`I _{D}곡선의 특징을 직접 알아보고 어색했던 MOSFET을 실제로 사용해봤다는 점에서 의미 있는 시간이었다. 다음 실험에서는 원하는 결과를 얻을 수 있는 개선된 환경이 제공된다면, 지금보다 더 의미 있는 시간이 될 것 같다.

공학/기술| 2018.01.07| 3페이지| 1,000원| 조회(186)

실험결과, 실험레포트, 고급전자전기

미리보기

닫기
실험14 MOSFET 특성 실험 예비보고서

2017년도 응용전자전기실험2 예비보고서실험 14. MOSFET의 특성 실험제출일: 2017 년 9 월 6 일분 반학 번조성 명532151328김혜겸1. 목적(1) MOSFET의 소스, 게이트, 드레인 등 세 단자의 특성을 실험적으로 결정한다.(2) MOSFET 증폭기의 바이어스 기법을 고찰한다.(3) MOSFET을 사용한 소스 공통 증폭기의 전압이득을 측정한다.2. 이론(1) 증가형 MOSFET(enhancement-type MOSFET)MOSFET은 JFET와 마찬가지로 드레인 전류I _{D}가 게이트에 가해지는 전압V _{G}에 의해 제어되는 전계효과 트랜지스터이다. MOSFET은 제작되는 방법에 따라 공핍형(depletion type)과 증가형(enhancement type)으로 구별되며, 게이트가 절연 물질로 구성된 MOSFET이 게이트가 역방향으로 pn접합에 의해 구성되는 JFET보다는 훨씬 더 큰 입력 임피던스를 가지게 된다.증가형 MOSFET에서는 드레인과 소스 단자 사이에 채널이 없으며 N형 드레인과 소스는 P형 기판(substrate)에 의해 분리된다. 공핍형과의 차이는 채널을 유기할 필요가 있다는 것이다. 즉, 게이트 전압인V _{G}가 문턱전압인V _{th}보다 크고, 만일, 게이트 전압이 0 이면, 전도채널이 형성되지 않아I _{DS} =0 으로 차단상태이다. 이때, 소스-드레인 사이에 높은 저항(≒1012[Ω])을 갖는다. 상용에서는 거의 대부분 증가형 MOSFET 만 사용된다.증가형 MOSFET은 nMOS와 pMOS로 구분되는데, 증가형 nMOS는 N-channelEnhancement-type (n-채널 증가형)으로 약 도핑된 p형 기판에 강 도핑(P, As 등)된 n+ 영역을 확산시킨 것이다. p형 기판 위의 게이트 양쪽에는 n형 소스(source) 및 드레인(drain)이 있다.증가형 pMOS는 반대로 p-channel Enhancement-type (p-채널 증가형)로 약 도핑된 n형 기판에 강 도핑된 p+ 영역을 확산시킨 것이며 n형 기판 위의 게이트 양쪽에 p형 소스 및 드레인이 있다.(2) 공핍형 MOSFETN형 공핍형 MOSFET은 증가형 MOSFET과 비슷하나, 아무런 바이어스 전압이 가해지지 않더라고 N형 채널이 형성되어 있다는 점에서 증가형 MOSFET과 다르며, 공핌형 MOSFET은 게이트 전압이 양의 값, 혹은 음의 값인가에 관계없이 동작한다. 게이트가 소스에 대해 양의 값을 가지면 FET는 증가형으로 동작하며, 음의 값을 가지면 공핍형으로 동작한다.N채널의 게이트에 양의 전압이 가해진다면, 게이트 채널 캐패시터가 충전되면서, N채널에 음의 전하 캐리어를 유도하며, 결과적으로 채널의 전하 전도도가 증가하면서 드레인 전류를 증가시킨다. 더 큰 양의 게이트 전압은 더 큰 드레인 전류를 만들어내므로 이 공핍형 트랜지스터는 증가형으로 동작한다,게이트 소스가 단락되면, 제로 게이트 전압이 가해질 때에도 전압원V _{DD}가 연결되어 있기만 하면 소스에서부터 드레인쪽으로 채널을 통하여 드레인 전류가 흐른다. 제로 게이트 전압을 가진 드레인 전류는 양의 게이트 전압을 가진 드레인 전류보다 작으나, 제로 게이트 바이어스 경우에서도 여전히 드레인 전류가 있기 때문에, 정상적으로 ON(normally ON)MOSFET이라 부른다.(3) MOSFET 바이어스MOSFET의 바이어스 방법은 JFET 및 바이폴라 트랜지스터의 바이어스 방법과 유사하며, 전압 분배 게이트 바이어스 방법이나 자체 바이어스 방법 등을 사용할 수 있다.그림은 전압 분배 바이어스 방법을 사용하는 N채널 JFET 게이트 바이어스 구성을 나타낸다. 단, 기판의 전압은 가장 낮은 전압인 접지에 연결되어야 한다. 게이트 전압V _{G}는 다음의 관계식에 의해 계산된다.V _{G`} = {R _{1}} over {R _{1} +R _{2}} V _{DD} 소스 전압

공학/기술| 2018.01.07| 3페이지| 1,000원| 조회(251)

예비보고서, 특성실험, 고급전자전기

미리보기

닫기
실험15 소신호 MOSFET 증폭기 평가A+최고예요

2017년도 응용전자전기실험2 예비보고서실험 15. 소신호 MOSFET 증폭기제출일: 2017 년 9 월 13 일분 반학 번조성 명5321513289김혜겸1. 목적(1) MOSFET를 사용하는 소스 공통 증폭기(commom-source-amplifier)에서 소신호 컨덕턴스와 드레인 전류와의 관계를 배운다.(2) MOSFE과 저항으로 구성된 차동 증폭기의 소신호 공통 모드 및 차동 모드 이득을 계산한다.(3) 높은 이득을 가진 연산 증폭기를 위해 능동소자로 구성된 전류원을 부하로 사용하는 차동 증폭기의 특성을 관찰한다.2. 이론1) 소신호 선형 증폭기(small-signal linear amplifier)(1) 기본 이론소스(source)와 기판(substrate)이 직접 연결되어 포화영역(saturation)에서 동작하는 N-MOSFET의 낮은 주파수 영역에서 소신호 등가회로는 그림과 같다.N-MOSFET가 포화영역에 있는 조건은 다음 식과 같다.V _{GS} ``>`V _{TR`} ``,`V _{DS} ``>`V _{GS} `-`V _{TR}이러한 조건에서 드레인 전류 방정식 및 트랜스 컨덕턴스(trans conductance)g _{m}은 다음과 같이 계산된다.I _{D} `=` {1} over {2} mu _{n} C _{OX} {W} over {L} `(V _{GS} `-`V _{TR} `) ^{2} `=`K(V _{GS} `-`V _{TR} `) ^{2}g _{m} `=`2 sqrt {KI _{D}}MOSFET 소자의 유한한 출력 저항에 의한 영향은 당분간 무시하고, 모든 MOSFET 소자는 포화영역에서 동작한다고 가정할 때, MOSFET의 소신호 동작 특성을 실험하기 위해 그림의 회로를 사용한다.4007 integrated circuit낮은 주파수 영역에서는 캐패시터C _{1} 양단에 걸리는 전압성분은 입력신호 전압v _{1}에 비해 무시할 정도가 된다. 이때 입력에서 출력으로 이르는 전체 전압이득은 다음 식과 같다.A _{V} =v _{ds} /v _{1} `=`-g _{m} R _{D} `=`-2R _{D} sqrt {KI _{D}} `=`-2I _{D} R _{D} sqrt {K/I _{D}} DC 드레인 바이어스 전류I _{D}는 게이트-소스 전압V _{GS}에 의해 결정되며, 이V _{GS}는 10kOMEGA 가변저항에 의해 조정된다. 게이트에는 DC 전류가 흐르지 않기 때문에R _{G}를 통하여 흐르는 전류도 없다. 이 바이어스 전류I _{D}는 높은 임피던스를 가진 전압계로V _{DS}를 측정하면 다음 식과 같이 쉽게 계산된다.V _{DD} =I _{D} R _{D} `+`V _{DS} `,`I _{D} = {V _{DD} -V _{DS}} over {R _{D}} 이 증폭기의 전압이득은 식에서와 같이R _{D}의 다른 값들에 비해I _{D} R _{D}를 일정하게 유지하면, 전압이득A _{v}는 드레인 전류sqrt {I _{D}}에 반비례할 것 이다.(2) 소스 공통 증혹기

공학/기술| 2018.01.07| 3페이지| 1,000원| 조회(364)

실험레포트, 응용전자전기실험, 고급전자전기

미리보기

닫기
실험 16 OP앰프 기본 원리

2017년도 응용전자전기실험2 예비보고서실험 16. OP앰프 기본 원리제출일: 2017 년 9 월 20 일분 반학 번조성 명5321513289김혜겸1. 목적(1) OP 앰프의 이득이 외부 부귀환 소자 값에 의해서만 결정됨을 실험적으로 보인다.(2) 반전 증폭기로 OP앰프를 동작시키고 이득을 계산한다.(3) 비반전 증폭기로 OP앰프를 동작시키고 이득을 계산한다.(4) 가산기로 OP앰프를 동작시킨다.2. 이론연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주 증폭기의 종류로는 전압 증폭기와 전류증폭기가 있지만 여기서는 전압증폭기만을 취급한다.이상적인 연산증폭기의 요건전자소자의 동작 특성을 이해하기 위한 초기가정은 먼저 이상적이라고 가정하는 것 이다. 물론 이상적인 것은 실제적인 것과는 항상 차이가 나기 마련이지만, 이상적인 경우의 동작특성을 이해하는 것은 매우 중요하다. 왜냐하면 이상적 가정하에서는 모든 것이 단순해지기 때문이다. 그리고 이상적 동작특성은 실제적인 전자소자가 무엇을 궁극적인 목표로 하는 가를 알려 주기 때문이다.●이상적인 연산증폭기의 요건다음 조건을 만족하는 연산증폭기를 이상적인 연산증폭기라고 부른다.(1) 무한대의 전압이득 : Av = ∞(2) 무한대의 입력저항 : Rin = ∞(3) 영 옴인 출력저항 : Rout = ∞(4) 무한대의 대역폭 : B = ∞(5) 영인 오프셑 전압과 전류(6) 온도에 따른 소자 파라미터 변동이 없어야 한다.〈 그림 1 〉그림 1에 입력전압 vi , 출력전압 vo , 전압이득 A , 입력저항 Rin , 출력저항Rout , 그리고 두 개의 전원인 +Vcc 와 -Vcc 를 보였다.상기 항목 (4) 번에서 무한대의 대역폭이 뜻하는 바는, 입력단에 인가된 신호에 포함된 모든 주파수 성분을 증폭할 수 있음을 의미한다. 항목 (5) 에서 오프셑(offset)이란 기준치로부터 이탈된 것을 의미하는 것이므로, 오프셑이 영이되면 이는 곧 이상적인 것을 뜻한다.●가상 접지 ( virtual ground )이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나, 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수 없다. 즉 그림1 에서증폭기를 들여 다 본 입력저항은 무한대이면서, 그 양단 전압은 영이 됨을 유의해야 한다. 도입된 가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.●반전증폭기 및 비반전증폭기연산 증폭기의 기본회로는 반전등폭기와 비반전증폭기이다. 비반전증폭기에서는 입력전압과 출력전압의 위상차이가 영이고, 반전증폭기에서는 입력전압과 출력전압의 위상차이는 역상인 180°가 된다.●반전증폭기그림2는 반전 증폭기이다. 증폭기 기호인 삼각형 내에 있는 무한대 기호는 이상적인 연산 증폭기임을 표시한다. 가상접지에 의해 증폭기 입력단자의 전압은 영이고, 또한 연산증폭기의 입력저항이 무한대이기에 연산증폭기의 입력단자로 전류가 들어 갈 수 없다. 이를 감안하여 신호전압과 출력 전압간의 비인 전압증폭도를 구하면 식(1)이 된다.A _{V} `=` {V _{o}} over {V _{i}} `=`- {R _{2}} over {R _{1}} 식 (1)연산증폭기가 이상적인 증폭기이면, 신호전압의 형태나 주파수에 무관하게 식(1)이 성립된다. 즉 증폭도는 단순히 두 개이 저항비만에 의해서 결정된다. 식 (1)의 앞에 나타난 음의 부호는 신호전압 Vs 와 출력전압 Vo 간의 위상차가 180°임을 가리킨다. 즉 반전되었음을 나타낸다.

공학/기술| 2018.01.07| 4페이지| 1,000원| 조회(185)

실험레포트, 엠프, 고급전자전기

미리보기

닫기
실험17 OP앰프 특성 실험 예비보고서 평가A+최고예요

2017년도 응용전자전기실험2 예비보고서실험 17. OP앰프 특성 실험제출일: 2017 년 10 월 11 일분 반학 번조성 명5321513289김혜겸1. 목적(1) 입력 바이어스 전류에 관한 데이터를 얻는다.(2) 출력 오프셋 전압을 측정하고 0으로 만든다.(3) 슬루율을 계산한다.(4) 전력 대역폭의 효과를 관찰한다.2. 이론(1) IC OP 앰프OP 앰프는 응답특성이 출력에서 입력으로 연결되는 부귀환에 의해 외부적으로 제어되는 고이득, 직결 차동 선형 증폭기이다. OP앰프는 가산, 적분, 미분과 같은 수학적 연산을 할 수 있으며, OP앰프는 비디오, 오디오 증폭기, 발진기 등에 널리 이용되고 있다.그림은 OP앰프의 표기법이다. 차동 증폭기와 같이 OP 앰프는 (-), (+)로 표시되는 두 개의 입력이 있다. (-)입력은 반전 입력으로서 이 단자에 가해진 신호는 출력에서 위상이180 DEG 바뀌어진다. (+)압력은 비반전 입력으로서 이 단자에 가해진 신호는 출력에서 입력과 같은 위상에 있다. OP앰프의 내부회로는 복잡하기 때문에 회로도에서는 오직 OP앰프의 표기법만이 사용된다.(2) 입력 오프셋 전류입력 오프셋 전류는 같은 전원에 의해 구동될 때의 입력전류의 차를 말한다. 741은 입력 오프셋 전류가 최대 20nA이다. 이것은 하나의 베이스 전류가 다른 베이스에 흐르는 전류보다 20nA 많다는 것을 의미한다. 입력 오프셋 전류가 작을수록 좋은 OP앰프이다.(3) 입력 오프셋 전압이상적으로는 반전 입력과 비반전 입력 사이의 전압이 0일 때 출력 전압이 0이 되어야 한다. 그러나 실제의 경우에는 약간의 출력전압이 존재하게 된다. 이 출력 오프셋 전압은 내부적인 불균형, 허용된 오차 등에 기이한다. 다시 말하면, 입력 바이어스 효과를 제거하기 위해 반전 입력과 비반전 입력을 단락시켜도 출력은 약간의 오프셋을 가질 수 있다.입력 오프셋 전압은 출력전압을 0으로 하기 위해 반전 입력과 비반전 입력 사이에 걸어주는 입력전압이다. 예를 들면, 741의 경우 입력 오프셋 전압은 최대 5mV이다. 따라서 신호가 없는 조건하에서 출려전압을 정확히 0으로 하기 위해서는 입력 사이에 5mV를 걸어 주어야 한다.차동 증폭기에서 정의된 CMRR은 다음과 같다.CMRR`=` {A _{DM}} over {A _{CM}} 741의 CMRR은 대략 30000이다. 만약, 동상모드와 차분모드가 같게 주어지면 741의 출력에서 동상모들의 신호는 차분모드의 신호에 의해 30000배 작게 된다.정전기, 전원리플, 유도된 잡음 전압과 같은 대부분의 간섭은 동상 신호로 OP 앰프를 구동시킨다. 따라서 차분모드로 OP앰프를 구동시키는 원하는 신호에 비해 이들 신호는 증폭률이 아주 작게 된다.(4) 슬루율OP 앰프의 교류 동작에 영향을 미치는 모든 규격 중에서 슬루율(slew rate)은 대신호 동작에 가장 큰 제한을 가하기 때문에 중요하다. 슬루율은 출력전압이 얼마나 빨리 변할 수 있는가를 나타내는 최대 변화율로 정의된다. 예를 들어, 741의 일반적인 슬루율은 0.5V/mu s이다. 이것이 일반적인 741의 가장 빠른 속도이다. 출력전압은 0.5V/mu s보다 더 빨리 변할 수 없다.(5) 대역폭사인파의 슬루율 왜곡은 사인파의 초기 경사가 OP앰프의 슬루율과 같은 점에서 시작된다. OP앰프가 왜곡 없이 동작할 수 있는 최대 주파수는 다음과 같다.

공학/기술| 2018.01.07| 3페이지| 1,000원| 조회(167)

실험결과, 실험레포트, 고급전자전기

미리보기

닫기