1. 위에 주어진 PMOS input stage를 가지는 CS Amp에 대하여A) Voltage transfer curve(VTC : Vin을 0~Vdd까지 0.1V step으로 변화시킬 때 Vout의 특성 graph를 Hspice를 사용하여그리는데, VTC상에 Vout/Vin slope으로 볼 수 있는 voltage gain Av=20정도가 되게 .dc simulation을 이용하여 설계하시오. (가능한 Power 소모가 최소화되게 MOS W/L size를 설정할 것. M2가 Current source로 동작할 수 있게 적당한 W/L size와Vb bias 전압을 결정하는데, 설정함 Current source의 전류 값을 얻기 위해 Vb 값과 W/L size를 어떻게 결정하였는지 과정을설명하시오.)단일 CS Stage에서 큰 전압이득이 필요한 경우 저항 값 RD를 증가시켜야 하지만, 이 경우 부하 양단에 큰 전압강하가 일어나Headroom이 제한되는 문제가 있다. 따라서 옴의 법칙을 따르지 않는 Current-Source를 부하에 배치함으로써 이러한 문제를해결할 수 있다. M2 NMOS TR의 gate에 적절한 bias를 인가하고, Drain전압이 Overdrive voltage 이상이 되면(이하 Vov) M2는Current-Source처럼 사용 가능하다. M2 NMOS TR을 Current-Source처럼 사용할 때 전류를 I2라고 하고, M1 PMOS TR에 흐르는 전류를 ID1이라 하면 ID1=I2가되어야 한다.실제 동작에서 Channel Length modulation을 고려하면 Vin이 증가해도 ID1이 증가하지 않는다. 따라서 M2의 W size를정하고 Gate bias를 찾아 I2를 정해준다.2.5V Vdd를 인가받는 CS AMP는 MOSFET의 대략 Vov를 0.2V로 설정한다는 이야기를 들었다. 따라서 아래와 같은 방법으로본 HW를 수행하였다.
1.1. 설계 목표다음과 같은 SPEC을 만족하는 설계를 목표로 한다. 1) 모든 TR들을 Sat 영역에서 만족하도록 설계2) OP-Amp Small-Signal Gain 50dB 이상 (320V/V 이상)3) Op-Amp Gain*bandwidth 100MHz이상4) Op-Amp Phase margin 45o이상1.2. 설계 아이디어Length(이하 L)를 다음과 같이 정했다.[그림1]의 M5, M5b, M7, M7b, M8, M8b TR들은 전류 복사를 위한 TR이다. 이 TR들은 VDS에 따른 전류 변화가 크지 않아야 한다. L값이 너무 작을 경우Channel Length Modulation이 심해져 VDS에 따른 전류 변화가 크게 된다. 따라서 해당 TR들은 L을 1um로 정하였다.Iref값은 값이 커지면 그만큼 Power 소비가 심해져 좋지 않은 설계가 된다. 하지만 이 값을 작게 설정하고 만약 필요에 의해 TR 사이즈 조절을 통해 키우고자 하면 면적이 넓어지는 등의 손해가 발생하기에 적당하다고 생각한 30uA의 값으로 설정하였다.2. 2-stage OP-Amp2.1. 회로 설계 및 Schematic[1.2. 설계 아이디어] 단에서 정한 L및 Iref값을 이용한다. 전류 복사에 이용되지 않는 TR들의 L은 면적을 줄이기 위해 최소 Size 0.2u로 정했다. 모든 설계는 ID=식을 이용하였다. L값을 정한 만큼, ID, W, VGS값들의관계를 고려하며 설계를 진행하였다.[그림2]를 확인하면 다음과 같이 Size를 정한 것을 알 수 있다. Differential Pair의 Size는똑같이 설정하였다. 아래는 각 TR별 Size를 정한 것을 표기한 표이다.1) M8, M8b의 W 결정우선 가장 먼저 설계를 한 TR은 M8, M8b이다. Iref값과 M8, M8b의 Size는 이 TR들의 VGS를 결정한다.
1. 설계 목적93만큼의 전압이득(Vout/Vin)값을 가지며, 주파수 응답의 범위가 가청주파수 안에 속하는 Multi-Stage Amp를 설계하는 것이 이번 Project 설계의 목적이다. 20log[Vout/vin] = 39.37이다.2. 이론과 설계 착안점1) Stage 구성 : Common Emitter와 Common Collector를 어떻게 연결할지 고민하며, 각 증폭기의 특성에 대해 살펴보던 중, 지난학기 배웠던 [전자회로 1] 내용으로부터 영감을 얻게 되었다.[그림 1]은 Microphone의 소리가 어떠한 방식으로 증폭되어 Speaker로 출력되는지 보여준다. Amp를 설계할 때는 신호를 증폭하는 것이 첫번째 목적이 되겠지만, 제대로 쓰일 수 있는지 고민하는 것도 중요하다고 생각했다. 위 그림을 보면, 증폭기는 큰 입력 임피던스 – 작은 출력 임피던스를 가지는 구조를 갖는다는 것을 알 수 있다. 신호가 누설되지 않고 온전히 입력 받아, 그대로 출력하는 것을 목적으로 한다. <신호의 증폭과 온전한 출력>에 주목하게 되어 증폭기 역할을 수행하는 Common Emitter를 설계한 뒤, 이전 Stage의 출력을 온전히 입력으로 받아 출력할 수 있는 Common Collector 구조를 연결하는 구조를 설계하게 되었다.Common Emitter Stage에서 전압을 크게 증폭시키지만, Output impedance가 작지 않기 때문에 Common Emitter Stage의 출력 단자 자체에 스피커와 같은 장치를 연결할 경우 출력을 제대로 뽑아내지 못한다는 문제점이 발생한다. Common Collector는 전압이득 값이 작지만(최대 1) 입력을 온전히 출력으로 전달할 수 있다는 특징이 있다. 따라서 출력 단자 자체에 스피커와 같은 장치를 직렬로 연결해도 출력을 잘 뽑아낼 수 있다. 따라서 Common Emitter 다음 Common Collector가 달리는 구조의 Amp 설계하게 되었다.
1.1. Project 개요Project는 다음과 같은 방식으로 진행하였다. 먼저 설계를 용이하게 만들기 위한 P, NMOS의 Width 비율을 결정하였다. 두번째로 D-Flip Flop의 구조를 선택하였다. Latch 두개가 연결된 D-Flip Flop과 TSPC DFF 구조를 비교하며 TSPC DFF를 사용한 이유를 밝히고 TSPC DFF의 동작 방식에 대해 설명하였다. 완성한 DFF의 Capacitance를 구해 CLK Node에 연결하고 Duty Cycle 50%를 맞추기 위해 시도한 방법에 대해 서술한 뒤 조 건을 바꿔 진행한 몇 가지 추가 실험 결과를 도출하고 Layout을 마무리하였다.1.2. P, NMOS Width 비율 설정1) 우선 P와 N Size를 3um:1um로 설정한 뒤 CMOS에 0~1.8V를 인가했다. Length는 0.2um로 고정했다.Slope의 중간 부분에서 약간 왼쪽으로 치우쳐 있는 것을 확인할 수 있었다.2) 이어서 P와 N Size를 3.5um:1um로 설정한 뒤 CMOS Inverter에 0~1.8V를 인가했다. (아래 그림)
1. 설계 목적한 학기동안 MCU/IoT실험에서 배운 LED, Switch, Interrupt, 7 Segment등의 기능을 다양하게 이용하여 구현할 수 있는 주제에 대해 고민해 보았다. 프로젝트 마감일이 크리스마스 이브인 것을 보며 어릴 적 크리스마스때마다 선물을 기대했던 추억이 떠 올랐다. 게임기를 받았던 추억 속에서 주제를 선정하게 되었고 ATmega128로 간단한 게임을 구현하고자 했다. 배웠던 내용을 이용해 홀짝 게임기를 설계하게 되었다2. 게임 방법과 기능이용한 부품은 1) 7 Segment, 2) 스위치, 3) LED(초록, 노랑)이다. 7 Segment의 첫번째 자리 이름은 ‘STAGE’, 세번째와 네번째 자리 이름은 ‘게임 화면’이라고 한다. S0 (0번 스위치)는 START, S2 (2번 스위치)는 STOP, S1 (1번 스위치)는 RESET 기능을 수행 한다. STAGE 성공 시 초록 LED, 실패 시 노랑 LED가 켜진다. ATmega128 홀짝 게임기의 게임 방법은 간단하다.
X1: 험담 분위기에 반대하는 나의 의견에 공감하는 부서원을 늘리기 위한 노력험담하는 분위기를 싫어하는 나의 의견에 동조하는 부서원들과 함께 부정적인 부서의 분위기를 점차 줄이기 위한 노력을 의미하는 변수이다. 따라서 나의 의견에 대한 공감을 측정하는 방법이 필요하다. 우리는 호감 가는 사람의 말과 행동에 더 집중하는 경향이 있다. 따라서 부서 내 나의 이미지가 좋다면 나의 의견에 대한 공감을 하는 사람들이 더 많아질 것이다. 따라서 나의 의견에 대한 공감을 측정하는 첫 번째 방식은 ‘나에 대한 부서원들의 평가’이다. ‘나에 대한 부서원들의 평가’가 좋다면 많은 사람들이 나의 의견에 대해 공감할 수 있다.또한 우리는 접점이 없어 그다지 친하지 않았던 사람과 많은 만남을 통해 관심이 점점 증가한 경험이 있다. 이 점을 이용해 ‘부서원과의 개인적인 만남 시간’을 나의 의견에 대한 공감을 측정하는 두 번째 방식으로 설정하였다. 나에 대한 부서원들의 평가와 부서원과의 개인적인 만남 시간을 모두 높이기 위한 노력을 해야 하므로 f(X1) = (나에 대한 부서원들의 평가) + (부서원과의 개인적인 만남 시간) 으로 표현하였다.X2: CA를 맡아 부서장과 함께 부서의 전체적인 분위기를 바꾸기 위한 노력험담에 반대하는 사람들을 찾아 힘을 합쳐 부서의 분위기를 바꿔 나갈 수도 있지만, 입사한지 6개월밖에 안된 신입의 입장에서는 개인적으로 부서의 분위기를 바꾸려 한 노력이 오히려 험담의 대상이 되며 회사 생활이 곤란해질 수 있다. 따라서 부서 내 CA(Change Agent)의 역할을 맡아 부서장과 함께 부서의 분위기를 바꾸기 위한 노력을 해야 한다. 부서장은 나의 노력과 기대에 발맞춰 노력한다고 가정한다. 부서 내 행사 계획은 CA가 하지만, 결정은 부서장의 몫이므로 부서 내에서 진행된 모든 행사는 부서장과 함께 부서의 분위기를 바꾸기 위한 노력으로 평가할 수 있다. 부서 행사가 많아질수록 부서원들의 유대감이 높아져 험담 분위기 감소가 될 수 있다고 기대한다.
▶ 시뮬레이션 결과 분석첫번째 그래프를 통해 전압파형이 기대했던 모양과 동일한 것을 알 수 있다.두번째 그래프를 통해 처음에는 전압오차가 커서 10V로 Limiter시킨 IL의 지령치가 출력되며 동시에 overshoot가 발생함을 확인할 수 있다.마지막 그래프에서는 과도상태를 지나 정상상태에서 입력전압과 전류가 동상을 이루며 power factor가 1로 유지되는 것을 확인할 수 있다.