세상모든영화 스토어

세상모든영화

개인인증

팔로워5 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

65개
전체 판매량

403개
최근 3개월 판매량

3개
자료후기 점수

평균A+
자료문의 응답률

25%

전체자료 65개

시립대_전전설2_Velilog_예비리포트_7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록1. 실험 목적2. 배경 이론3. 실험 코드 분석4. 참고 문헌1. 실험 목적이번 실험은 저번 시간에 이어 순차회로 (Sequential Logic Design) 를 설계해 보는 실험이고 그 중에서도 순차회로의 상태를 변화시키는 방법 중 하나인 Finite State Machine을 설계해 보는 실험이다. FSM중 Moore Machine, Mealy Machine을 설계해보고 그를 이용해 Counter, Converter 등을 설계해 보는 것이 이번 실험의 목적이다.2. 배경 이론(1) Moore Machine / Mealy Machine외부 입력과 시스템 클럭에 의해 State(상태) 가 바뀌게 되고, State에 의존되어 출력값이 결정되는 것을 State Machine라고 한다. State의 종류에는 Moore Machine과 Mealy Machine이 있다. 이 두가지의 Machine을 비교해보면 다음과 같다.특징Mealy MachineMoore Machine1.현재 상태와 입력 조건에 의해서 State도 변경되고, 출력 데이터도 생성됨.1. 현재의 상태에 의해 출력이 결정되는 스테이트 머신2. 데이터의 입력은 State를 바꾸는 데에만 사용되고, 결과에 영향을 미치지 않는다3. 결과는 State에 의해서 결정된다.State TableMealy MachineMoore MachinePresent State과 x(Input) 을 Input으로 생각하면 되고, Next State와 Output을 Output으로 생각해주면 된다.과정 (알고리즘)Mealy MachineMoore MachineMealy MachineMoore Machine(2) UpCounter업 카운터(UpCounter) = 계수기에 의해서 카운터 수를 증가해가는 회로 (NAVER 지식백과)UpCounter란 위의 사전적 의미에서도 알 수 있듯이 수를 1씩 더해서 세주는 회로를 말한다. 가령 0000에서 시작했다면 클럭이 한 주기 진행될 때 마다 0001, 0010, 0011,… 과 같이 증가하게 된다.그리고 끝까지 Counting을 한 후에는 다시 처음으로 돌아가서 Count를 하게 된다.Recycles000001차례대로 Counting을 해준다010011100이 중에서도 Synchronous Reset을 포함한 UpCounter는 기본적인 UpCounter기능에 특정 Input을 Output으로 Load하는 기능, Reset이라는 Input이 추가되어 Reset = 1이 될 경우 Output이 0이되는 카운터 이다.(3) Serial I/O BCD to Excess-3 Code Converter5, 6주차 실험에서 진행하였던 BCD to Excess-3 Converter의 입력과 출력 모두를 직렬로 입력하고 나오게끔 하는 회로이다. 이를 진행하기 위해서는 Mealy Machine이나 Moore Machine을 사용해야 한다.저번 실험에서 만들었던 것과 같이 BCD to Excess-3 Converter를 만드는 것이지만 이번에는 Input과 Output이 모두 Serial (직렬) 로 표현되는 식을 만드는 것이다.(4) Serial I/O code converter(5) 74LS193A counter< 74LS193의 Datasheet (Pin배열) >VCC : 전원을 공급하는 부분GND : 접지단자< Input >COUNTUP : 이 곳에 Clock을 넣어주게 되면 UpCounter가 된다.COUNTDOWN : 이 곳에 Clock을 넣어주게 되면 DownCounter가 된다.A,B,C,D : 4비트의 Input값을 넣어주는 부분이다.LOAD : Count시킬 때는 이 입력은 High로 주고 해야 Output이 Load된다.CLEAR : Reset과 같은 용도로 사용되는 부분으로, 이 부분이 활성화 되면 Output이 0이 된다.< Output >, : A, B, C, D를 Count하고 난 후의 결과값 (Output) 이다.BORROW : DownCounter에서 마지막 수까지 Down을 한 후에는 다시 가장 큰 수로 돌아가게되는데 이때 1을 빌려오게 된다. 이 때 빌려오는 수를 Borrow라 한다.CARRY : UpCounter에서 마지막 수까지 Up을 한 후에는 다시 가장 작은 수로 돌아가게 되는데 이 때 올림수가 생기게 된다. 이 때 생기는 올림수를 Carry라 한다.< 74LS193A의 회로가 돌아가는 과정 >3. 실험 코드 분석(1) 로직 설계 및 컴파일 및 코드분석(2) 핀 설정(3) 테스트 벤치 작성 후 컴파일(4) 시뮬레이션2) 직렬입력 / 병렬출력 회로(1) 로직 설계 및 컴파일 및 코드 분석(2) 핀 설정(3) 테스트 벤치 작성 후 컴파일(4) 시뮬레이션3) 직렬 입력 / 병렬 출력 BCD to Excess-3 code converter(1) 회로 코드, 핀 설정, 테스트 벤치Excess라는 Output을 wire로 연결해준 후 assign문을 사용해서 위에서 구한 BCD값에 0011, 즉 3을 더해주는 구문을 작성하였다. 이에 따라 Excess라는 Output에 Excess-3코드로 변환된 값이 제대로 나오게 된다.

공학/기술| 2021.12.11| 14페이지| 2,000원| 조회(190)

예비리포트, 시립대, 전전컴

미리보기

닫기
시립대 전전설2 Velilog 최종발표본

<썸네일을 참고해주세요>

공학/기술| 2021.12.11| 9페이지| 2,000원| 조회(215)

시립대, 전전컴, 하드웨어 프로그래밍

미리보기

닫기
시립대 일반물리 RC회로 결과리포트

6. 결과표 1. 축전기C _{1}의 전기용량 =220 mu F저항값시간상수 측정값시간상수 이론값상대오차98.9Ω19ms21.7ms12.4%1989Ω41ms43.25ms6.2%20.3Ω4ms4.5ms11.1%198Ω42ms43.3ms3%30.1Ω6ms6.6ms9.1%표 2. 축전기C _{1}의 전기용량 =10 mu F저항값시간상수 측정값시간상수 이론값상대오차98.9Ω1000 mu S989 mu S2.1%1989Ω20000 mu S19890 mu S1.1%20.3Ω190 mu S203 mu S6.4%198Ω2000 mu S1980 mu S1.0%30.1Ω320 mu S301 mu S6.3%7. 고찰할 사항1. 다른 형태의 파형(톱니파 또는 정현파)을 사용해도 동일한 결과를 얻을 수 있는가?- 동일하지 않다. RC회로에서는 그 주파수에 대한 임피던스의 위상각만큼 전류가 앞서는 그림이 되기 때문이다.2. 저항만 연결된 회로와는 달리 RC 회로에 정현파를 입력했을 때 입력 신호와 축전기 양단의 전압 신호 사이에 위상차가 발생한다. 위상차가 일어나는 이유를 생각해보자.- 축전기를 연결하면서 전위차가 생기는데 이때 정현파의 공식은 v=Acos(wt-a)인데(v=속도, a=파동의 크기, w=각주기=2pi*f, a=위상차)인데 오실로스코프에서 y축이 전압을 나타내었는데 전위차가 생기니 그래프의 y축에 변화가 생기고 따라서 진폭(A)이 바뀌어 a,즉 위상차가 일어나게 한다.8. 결과 분석 및 오차 논의이번 실험은 오실로스코프에서 관측된 전압 변화를 보고 충전과정의 시간상수를 측정하는 것이다. 시간상수를 구하는 공식은 아래와 같다.tau =RC실험에서 아주 적기는 하지만 오차가 발생한 이유는 시간상수를 구할 때 정확한 측정값 보다는 63.2%가 되는 지점을 눈으로 읽었기 때문이었다. 또한 전기용량이나 저항이 실제의 값과 측정값 사이의 오차가 매우 큰 것도 오차가 발생한 이유가 될 수 있다. 또 실험에서 가령 저항 1kΩ을 사용했다 하더라도 실험값이 정확히 1kΩ이 측정되지 않았기 때문에 오차가 생긴 것 같다. 소자뿐만 아니라 회로 자체에서도 도선의 저항이나 접촉저항에서의 손실로 인하여 약간의 오차가 발생하였던 것 같다. 이 오차는 실제로 값을 정확히 알 수는 없지만 이 오차는 항상 실험을 하면서 고려해야할 오차이다.

공학/기술| 2021.12.11| 2페이지| 2,000원| 조회(209)

기출, 시립대, RC회로 결과리포트

미리보기

닫기
시립대 전전설2 Velilog 결과리포트 3주차

Verilog HDL 실습 3주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록1. 실험 목적2. 배경 이론3. 실험 장비4. 예상결과5. 시뮬레이션 결과와 실험 결과의 비교1) 1bit Full Adder ?Gate Primitive Modeling2) 1bit Full Adder ?Behavioral Modeling3) 4bit Full Adder ? 2 1bit Full Adder (Behavioral Modeling) + 1bit Full Adder (Gate Primitive Modeling)4) 4bit Full Adder ?4 1bit Full Adder (Only Behavioral Modeling)6. 토의7. 결론8. 참고 문헌1. 실험 목적- Xilinx ISE 프로그램의 Verilog를 이용하여 로직 게이트를 설계하고 프로그래밍 해본다.2. 배경 이론2) Gate Primitive modeling- 인스턴트 구문으로써 기본적인 게이트 지연은 3가지(상승지연, 하강지연, Turn-off 지연)로 볼수 있다.- 예시) 1bit Full_adder using gate primitive3) Behavioral modeling- 상위 수준의 모델링으로써 기본적으로 특정 값을 할당해주는 원리이다.4) AND Gate- 출력은 논리 입력의 곱과 같음5) NAND Gate- AND 게이트와 NOT 연산을 조합한 결과6) NOR Gate- OR 게이트와 NOT 연산을 조합한 결과3. 실험 장비1) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD4. 예상결과- Schematic을 이용하여 게이트를 직접 그려서 논리 회로를 설계하고 시뮬레이션 및 프로그래밍 했던 이전 실험과 달리 Verilog HDL 코드를 작성하여 실험을 하기 때문에 복잡하고 생소한 Verilog HDL 문법을 이해하고 숙지한 상태가 아니라면 회로를 설계하는데 어려움이 있을 것 같다. 입력과 출력의 범위가 High와 Low뿐이기 때문에 회로에 대한 코드를 정확히 작성한다면 프로그래밍 후 오류는 발생하지 않겠지만 코드에 필요한 문장을 빼먹거나 어휘 규칙에 어긋나게 작성한다면 오류가 발생할 것이다. 오류가 발생하였을 때 오류를 정확하게 파악한 후 올바른 문장으로 고쳐쓴다면 제대로 된 실험이 될 것이다.5. 시뮬레이션 결과와 실험 결과의 비교1) 1bit Full Adder ?Gate Primitive Modeling- 시뮬레이션 결과Functional simulation- CodecodeCode 설명옆의 그림과 같이 gate primitive modeling을 이용해서 1-bit full adder를 만들어 보았다. 원리는 gate의 입력과 출력을 설정하는 것이다. 문법은 ‘xor /*gate type*/ (출력, 입력1, 입력2)’이다.- 실측결과- Cout 을 1번 LED로 설정해주고 S를 2번 LED로 설정해주었다. 또한 스위치를 이용하지 않고 버스를 이용하였다.- 핀 입력 번호결과0*************0101110111- 가산기의 진리표와 똑같이 LED 값이 출력됨을 볼 수 있었다.2) 1bit Full Adder ?Behavioral Modeling- 시뮬레이션 결과Functional simulation- CodecodeCode 설명옆의 그림과 같이 Behavioral Modeling을 이용해서 1-bit full adder를 만들어 보았다.Assign {output1,output2} = input1 + input2 + input3; 위 코드는 output1의 자리가 올림 수 자리이고, output2의 자리가 그보다 아래 자리 수 이다. 따라서 output1 이 이고, output2 가 s이 되는 것이다.- 실측결과- Cout 을 1번 LED로 설정해주고 S를 2번 LED로 설정해주었다. 또한 스위치를 이용하지 않고 버스를 이용하였다- 핀 입력 번호결과0*************0101110111- 가산기의 진리표와 똑같이 LED 값이 출력됨을 볼 수 있었다.3) 4bit Full Adder ? 2 1bit Full Adder (Behavioral Modeling) + 1bit Full Adder (Gate Primitive Modeling)- 시뮬레이션 결과Functional simulation- CodecodeCode 설명full_adder_GPM (a, b, cin, sum, cout); 이 Gate primitive modeling 으로 설계한 fulladder이고,full_adder_beh(a, b, cin, sum, cout); 이 Behavioral modeling 으로 설계한 fulladder이다. 두 종류의 full adder가 합쳐진 4-bit fulladder은 bit4_ripple_carry_adder (a, b, cin, s, cout); 으로 순서대로 작동하며, s0, s1, s2, s3, cout을 출력한다.- 실측결과- Cout 을 6번 LED로 설정해주고 S [3:0]을 1,2,3번 LED로 설정해주었다.입력입력결과CinAB01111000011110CinAB11111000000001- 리플캐리애더의 진리표와 똑같이 결과 값이 나옴을 알 수 있었다.4) 4bit Full Adder ?4 1bit Full Adder (Only Behavioral Modeling)- 시뮬레이션 결과Functional simulation- CodecodeCode 설명옆의 그림과 같이 Behavioral Modeling을 이용해서 4-bit full adder를 만들어 보았다.Assign {output1,output2} = input1 + input2 + input3; 위 코드는 output1의 자리가 올림 수 자리이고, output2의 자리가 그보다 아래 자리 수 이다. 따라서 output1 이 이고, output2 가 s이 되는 것이다.- 실측결과- Cout 을 6번 LED로 설정해주고 S [3:0]을 1,2,3번 LED로 설정해주었다.입력입력결과CinAB01111000011110CinAB11111000000001리플캐리애더의 진리표와 똑같이 결과 값이 나옴을 알 수 있었다1. 토의이번 실험에서는 Xilinx ISE 프로그램을 사용하여 기본적인 Verilog HDL 모델링 방법들인 비트연산자 모델링, 게이트 프리미티브 모델링, 행위수준 모델링 방법을 사용하여 AND, NAND, NOR 게이트를 설계해보고 장비와 연결하여 실험하였다. 비트연산자 모델링이란 모듈의 input과 output을 설정해준 후 연산자, 즉 게이트 설계를 비트연산자를 사용하여 설계하는 것이다. 할당문(assign)과 비트연산자를 사용하였다. 게이트 프리미티브 모델링이란 인스턴스 구문으로 게이트의 지연, 인스턴스 네임을 설정해 줄 수 있다. 게이트의 지연에는 상승지연, 하강지연이 있으며 인스턴스 네임은 생략이 가능하다 행위수준 모델링이란 인간과 가장 가까운 추상적인 표현으로서 시스템이 내부적으로 어떠한 동작 특성을 가지고 있는 지에 상관없이 설계자가 원하는 것을 기능적 또는 수학적인 알고리즘을 사용해서 시스템의 기능을 기술하는 것을 말한다. 주로 조합논리회로와 순차논리회로의 설계, 설계된 회로의 시뮬레이션을 위한 테스트 벤치의 작성에 사용된다. 절차형 문장들로 구성되는 begin-end 블록이 있는 always 구문, 게이트를 모델링 할 때는 input을 벡터로 설정 해주어야 해서 결과값도 벡터로 나오도록 설정해주었다. 벡터란 범위지정[msb:lsb]을 갖는 다중 비트의 자료형이며 기본적으로 unsigned로 취급한다. 코드를 작성해주면서 오류가 여러번 났었는데 우선 input과 output을 설정해줄 때 input [3:0]a, [3:0]b, [3:0]c; 와 같이 작성하였을 때 syntax 오류가 났다. 이전에 변수가 벡터 값이 아닐 때는 이렇게 작성하여도 오류가 나지 않았는데 변수가 벡터일 때는 input [3:0]a; input [3:0]b; 와 같이 하나하나의 변수에 대한 구문을 따로 구분 지어주거나 input [3:0]a, b; 와 같이 [3:0]을 한번만 작성해주어야 했다2. 결론행위연산자 모델링이 무엇인지, 게이트 프리미티브 모델링이 무엇인지 정확하게 알 수 있는 계기가 되었고, Instance를 하는 방법을 알게 되었다.간단한 회로에서는 게이트 프리미티브 모델링이 더 간단하지만 4-Bit Ripple Carry Adder와 같이 조금만 복잡한 회로로 가더라도 행위 연산자 모델링이 코드만 봤을 땐 좀더 이해하기 쉽다는 것을 알 수 있었다. 또한 이번 실험에서는 자이링스와 관련된 오류를 모두 해결했는데 첫 번째는 Cannot find cable 923 오류인데 이는 관리자 권한으로 드라이버를 실행하여 해결할 수 있었다. 두번 째는 Instance할 때 안에 파일에 코드를 집어 넣어줘야 한다는 것이었다. 안에 코드를 집어넣지 않아 물음표가 뜨면 프로그램이 구동되지 않았다. 이제는 오류를 해결했고 다음 시험부터는 코드에 집중해서 문제를 해결해나가야겠다.

공학/기술| 2021.12.11| 14페이지| 2,000원| 조회(193)

시립대, 전전컴, 결과리포트 3주차

미리보기

닫기
시립대 일반물리 물질의pH축정과 자연지시약의제조(결과)

실험제목물질의 pH 측정과 자연 지시약의 제조과목명실험 날짜분반조이름학번담당 교수담당 조교6. 실험데이터 와 결과 (Data and Results)시료pH 미터pH 시험지양배추지시약(색 변화표)산성, 염기성, 중성HCl(aq)0.62빨강색빨강색산성식초2.79주황색빨강색산성오렌지주스3.66주황색주황색산성사이다3.14주황색분홍색산성증류수6.7녹색남색중성수돗물6.25녹색진한 남색중성주방용 세제7.04연두색보라색중성합성세제10.46보라색초록색염기성NaOH(aq)12.38보라색노란색염기성6-1. 실험 결과cf>양배추 지시약 색 변화 : 산성(적색)-중성(보라색)-염기성(녹색, 파란색)6-2. 위의 시료를 산성을 띠는 물질과 염기성을 띠는 물질로 분류하시오.-산성 : 식초, 오렌지주스, 사이다, HCl-염기성 : 합성세제, NaOH6-3. 자연 지시약으로 사용될 수 있는 것들에 무엇이 있는지 조사해 보시오.검은 콩물, 붉은 장미꽃, 붓꽃, 수국, 채송화 등등6-4. 실험결과를 가지고 pH를 측정하는 방법에 대해 비교, 분석해 보시오.pH미터, pH시험지, 양배추 시지약을 사용하여 위 실험을 진행 하였다. 양배추지시약으로는 산성 중성 염기성 여부만 확인할 수 있고 그 정도는 알 수 없었다. 또한 양배추 지시약은 제조 후 금방 변질되므로 만든 즉시 사용해야하고 정확도도 떨어진다. pH시험지는 시약을 pH시험지에 묻혀서 변하는 색깔을 눈으로 확인해 pH를 어느 정도인지 측정할 수 있다. 그러나 인간의 눈의 한계로 이 방법으로는 소수점 까지는 정확히 알 수 없다. pH시험지의 경우는 주변에서 쉽게 찾기 힘든데 반해 양배추 같은 경우에는 쉽게 구할 수 있으니 정밀한 pH의 측정이 아닌 산, 염기의 구별이 필요하다면 양배추를 사용하는 것이 시간, 비용 면에서 더 이득일 것이다. 가장 정확하게 pH를 측정하는 방법은 pH미터를 사용하는 것이다. pH미터의 원리를 간단하게 설명하자면 유리전극과 비교전극 사이에서 발생하는 전위차로부터 pH를 구해내는 기구이다. pH 미터는 크게 검출부와 지시부로 구성되어 있는데, 검출부는 유리전극과 비교전극으로부터 기전력을 검출하는 일을 하며, 지시부는 검출부에서 검출한 기전력을 pH로 알려주는 역할을 한다.7. 토의 (Discussions)우선 pH 미터로 측정한 것과 pH 시험지로 측정한 것이 오차가 있었는데, 이것은 pH 시험지는 색변화로 pH를 판단하기 때문에 관찰자의 주관적인 요소가 많이 들어가고, 소수점으로 나타낼 수 없기 때문으로 보이며, pH 미터가 아무리 기계여도 정확하지 않을 수가 있고pH 미터를 측정할 때마다 깨끗이 측정할 수 없었던 것들이 이유가 될 수 있다. pH시험지의 경우는 pH를 판단할 때 색을 통한 눈대중으로 판단했는데 색이 정확하게 일치하지 않을뿐더러 색이 흐린 부분이 있어서 pH시험지가 소수점 자리까지 판별하지 못하는 것에 대한 아쉬움이 있었다. 위의 표를 보면 pH시험지와 양배추지시약의 산-염기실험에서 측정된 산-염기가 맞아 떨어진 것을 알 수 있는데 아마도 이번 실험에서 어떠한 오차가 있었다고 해도 pH시험지와 양배추지시약의 변색범위 자체가 조밀한 구간이 아니기 때문에 그 오차를 가릴 수 있었던 것 같다. 변색범위가 더 조밀한 2가지 지시약을 사용했었다면 실험을 했다면 실험의 정밀도도 높이고 그 실험에서 어떠한 오차가 발생할 수 있었는지도 판단할 수 있었을 것 같다. 안토시아닌은 색을 띠는 과일이나 채소에 많이 포함되어있는데, 양배추로 지시약을 만들어 사용할 수 있게 만드는 성분은 양배추 속의 ‘안토시아닌’ 덕분이다. 이 실험으로 양배추 지시약의 변색범위를 자세히 알 수 는 없지만 대체적으로 산성일 때는 붉은색을 띠고 염기성일 때는 녹색을 띠는 것을 알았다.

공학/기술| 2021.12.11| 4페이지| 2,000원| 조회(146)

기출, 시립대, 물질의pH축정과 자연지시약의제조

미리보기

닫기