전자쟁이 스토어

전자쟁이

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

39개
전체 판매량

228개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 39개

HEMT 발표 PPT

What is HEMT ?✓ HEMT : High electron mobility transistor✓ MODFET: modulation- doped FET< 중 략 >HEMT1)Buffer layer : to make Smooth surface, good to accommodate lattice mismatch.2)2DEG : result from the band gap difference between AlxGa1-xAs and GaAs → A sheet of nearly-free electrons3)The spacer layer : separates the 2DEG from ionized donors generated by n+ active layer.

공학/기술| 2021.11.08| 12페이지| 1,000원| 조회(207)

PPT, HEMT, MODFET

미리보기

닫기
SBD-PiN-JBD 발표 PPT

1. The Junction Barrier Schottky (JBS) diode 2. Current- Voltage Characteristics 3. Reverse Blocking Characteristics 4. Blocking yield for JBS and Schottky diodes 11. The Junction Barrier Schottky (JBS) diode 2 OFF 특성 ON 특성3 1. The Junction Barrier Schottky (JBS) diode4 2. Current- Voltage Characteristics5 3. Reverse Blocking Characteristics In reverse blocking mode the p+n junctions become reverse biased and the depletion layers spread into the channel and pinch off the Schottky barrier. After pinch-off a potential barrier is formed which limits the electric field at the Schottky contact while the drift region supports further increase in voltage. 관련 ? 7p 문단 중 일부6 4. Blocking yield for JBS and Schottky diodes7 참고문헌 Junction Barrier Schottky Rectifiers in Silicon Carbide - Fanny Dahlquist8{nameOfApplication=Show}

공학/기술| 2021.11.08| 8페이지| 1,000원| 조회(91)

PIN, SBD, JBD

미리보기

닫기
MOS Capacitor의 CV 특성 실험 레포트(예비,결과)

결과 레포트- 실험 결과 및 고찰이번 실험은 NMOS의 특성을 관찰하는 실험이었다. 첫번째로 VDD 값을 3V로 고정하고 VGG 값을 증가시키며 IDS 측정하면서 VTH를 찾는 실험이었고, 두번째는 VDD와 VGG 값을 변화시키면서 IDS 값이 어떻게 달라지는지를 측정하고 실험이었다. 저항 R1과 R2는 각각 9.4kΩ과 100Ω으로 놓고 실험을 진행하였다.VDD 값을 3V로 고정한 첫번째 실험의 결과는 다음과 같다.VGG(V)011.11.21.31.41.51.61.71.81.9234IDS(mA)000.0040.010.060.520.782.867.0211.2818.8619.6620.7921.07위의 그림은 실험1의 결과를 나타내는 그래프이다. 게이트 전압이 특정 전압의 문턱 전압을 넘었을 때부터 채널이 형성되어 급격하게 전류가 증가하다가 어느 순간부터 채널이 더 이상 형성되지 않아 전류가 조금씩만 증가되는 것을 볼 수 있다. 또, 정확하게 문턱 전압을 알기 위해서 확대를 해보았다.확대해서 그래프를 분석해보니, 약 1.3V정도에서 전류가 급격하게 증가하는 것을 볼 수 있었다. 따라서 문턱 전압(VTH)가 1.3V 정도인 것을 알 수 있었다.두번째 실험의 결과는 다음과 같다.VGG = 1.4V일 때VDD(V)00.20.40.60.811.522.533.544.55IDS1(mA)0000001.0310.6710.9711.0311.111.1111.1311.14VGG = 1.6V일 때VDD(V)00.20.40.60.811.522.533.544.55IDS2(mA)0000000.9111.5511.812.0512.112.0812.0812.17VGG = 1.8V일 때VDD(V)00.20.40.60.811.522.533.544.55IDS3(mA)0000000.9213.1113.7413.8613.8413.913.9413.95VGG = 2V일 때VDD(V)00.20.40.60.811.522.533.544.55IDS4(mA)0000001.1514.5215.0615.115.215.2215.2515.26첫번째 실험과는 조금 다르게 일정한 VGG값을 주고, VDD값에 따른 IDS값을 측정해보았다. 이론에서 알아봤던 것과 마찬가지로 특정 문턱전압부터 전류가 흐르기 시작하다가 선형적으로 증가하는 영역이 나왔다. 그리고 VDD가 더 증가하면서 포화가 일어나는 것도 볼 수 있었는데, 포화되는 순간에 Pinch-Off가 일어나서 포화되는 것도 알 수 있었다. 그리고 게이트 전압 값이 높아질수록 IDS의 포화 값도 증가하는 것도 볼 수 있었다.마찬가지로 문턱전압을 정확하게 알아보기 위해서 그래프를 확대해보았다.1.0V와 1.5V 사이의 전류 값을 측정했으면 더 정확하게 알 수 있었겠으나, 대략적으로 VTH 값이 약 1.2V 정도가 되는 것을 알 수 있었다.이번 실험을 아주 성공적으로 잘 이루어진 것을 확인할 수 있었다. 비록 NMOS만 가지고 실험을 진행했지만, 바이어스 방향만 다르고 각각의 값에 절대값을 취해주면 결국 같은 결과가 나오기 때문에 NMOS와 PMOS 둘 다의 특성을 파악할 수 있었다.이론적으로도 확인했지만, 첫번째 실험에서는 게이트 전압 값의 증가에 따라서 채널 형성이 되어서 전류 값이 증가하는 것과 채널의 포화가 일어나서 어느 정도 전류 값에서 거의 일정하게 유지가 되는 것도 확인할 수 있었다. 그리고 두번째 실험에서는 드레인 전압 값의 변화에 따라서 채널을 통해 흐르는 드레인-소스 전류 값의 증가도 확인할 수 있었다. 그리고 어느 순간부터 포화가 되는 것도 확인하였다. 그리고 결과 값을 이용해서 그래프를 그려보니 전류 값이 일정한 포화 영역과 전류 값이 급격하게 증가하는 선형 영역도 뚜렷하게 볼 수 있었다. 또, 드레인-소스 전류 값도 선형 영역과 포화 영역 모두에서 게이트 전압 값의 증가에 비례해서 증가하는 것도 볼 수 있었다. 이론상으로만 알던 개념을 실험을 통해 더욱 확실하게 알 수 있게 되었다.예비 레포트- 실험날짜 : 2017년 10월 11일- 실험제목 : MOS Capacitor의 C-V 특성- 예비이론먼저 기본적인 MOS Capacitor의 기본적인 구조는 다음과 같다.그림 SEQ 그림 * ARABIC 1. MOS Capacitor의 기본구조 [1]기본적으로 Metal, Oxide, Semiconductor로 3개의 층으로 적층된 구조를 갖고 있으며, Metal-Oxide와 Oxide-Semiconductor의 2개의 이종접합을 갖으며 Gate와 bulk로 두 개의 전극을 갖고 있다.[1]MOS Capacitor의 동작 영역은 Accumulation(축적), Depletion(공핍), Inversion(반전) 으로 총3개로 나눌 수 있다.그림 SEQ 그림 * ARABIC 2. Accumulation(축적) [1]지금부터의 그림과 설명은 모두 P-Type 기판을 기준으로 한 것이다. 게이트에 음(-) 전압을 인가하면 P-type 기판의 다수 캐리어인 정공이 Oxide 아래쪽에 모이게 된다. 이 때의 MOS Capacitor의 Capacitance가 최대가 된다. 이 때의 MOS Capacitor의 단위 면적당 Gate-Oxide Capacitance인 가 된다. 이 때의 는 Oxide의 유전율이고, 는 Oxide의 두께이다. 이를 통해 유전율에 비례하고 두께에는 반비례하는 것을 알 수 있다.[2],[3]그림 SEQ 그림 * ARABIC 3. Depletion(공핍) [3]게이트에 양(+)전압을 인가하기 시작하게 되면, 이때부터 Oxide 아래에 다수 캐리어인 정공이 점차 밀려나게 되고 공핍(Depletion)이 되고, 이 전기적인 공핍층이 절연막의 역할을 하게 된다. 위의 그림이 나타내는 것도 이와 같다. 이 때의 Capacitance는 Depletion의 정도에 따라서 변하게 되는데 이를 수식으로 나타내면, 이고 간단하게 나타내면 로 나타낼 수 있다. 식에서 볼 수 있듯이, Capacitance는 Oxide에 의한 Capacitance와 공핍 영역에 의한 Capacitance가 직렬로 연결된 것처럼 동작하게 된다.[1],[2],[3]그림 SEQ 그림 * ARABIC 4. Inversion(반전) [1]게이트에 문턱 전압 VTH보다 더 큰 양(+) 전압을 인가하면, 소수 캐리어인 전자가 Oxide 아래에 모이게 된다. 따라서 이 때 가장 낮은 Capacitance를 갖게 된다. 이 때를 수식으로 나타내면, 로 나타낼 수 있다.이것들을 토대로 MOS Capacitor의 C-V 특성을 분석할 수 있다.그림 SEQ 그림 * ARABIC 5. nMOS(P-type 기판)의 C-V 특성 [2]위의 그림이 P-type의 기판을 갖는 nMOS의 C-V특성을 나타낸 그래프이다. 위에서 알아봤듯이 Accumulation 영역에서 가장 큰 Capacitance 값을 갖고 Gate 전압 값이 증가함에 따라서 공핍 영역이 늘어나서 Capacitance 값도 점점 줄어든다. Gate 전압 값이 문턱 전압 값보다 클 때 소수 캐리어가 Oxide 아래에 쌓여서 Inversion 상태가 된다.그 이후에는 주파수에 따라서 Capacitance 값이 변화하게 된다.먼저, 이다. 공핍 영역에서 Oxide에 의한 Capacitance 값은 고정 값이고, 공핍 역의 Capacitance 값에 따라 총 Capacitance가 변화한다고 할 수 있다. 그런데 높은 주파수의 영역에서는 Q값이 빠르게 변화한다. 따라서 다수 캐리어인 정공이 다시 Oxide 아래에 모일 충분한 시간을 갖지 못한다. 따라서 소수 캐리어가 남아있기 때문에 소수 캐리어에 의한 Capacitance 로 최소의 Capacitance 값을 갖게 된다. 반면 낮은 주파수 영역에서는 다수 캐리어인 정공이 다시 Oxide 아래에 모일 충분한 시간을 갖게 되므로 Oxide에 의한 Capacitance 가 총 Capacitance가 된다. 따라서 다시 증가하게 되는 것이다.[2],[3],[4]여기까지 P형 기판의 갖는 NMOS에 관한 설명이었고, N형 기판의 PMOS의 경우에는 NMOS와 비교해서 다수 캐리어와 소수 캐리어가 다르기 때문에 C-V 특성이 y축 대칭으로 나타나는 것을 볼 수 있다. NMOS와 반대로만 생각하면 된다.그림 SEQ 그림 * ARABIC 6. P-type 기판(NMOS)와 N-type 기판(PMOS)의 C-V 특성 [4]- 참고문헌[1]- Hyperlink "http://www.ktword.co.kr/abbr_view.php?m_temp1=4500" http://www.ktword.co.kr/abbr_view.php?m_temp1=4500[2]-https://m.blog.naver.com/PostView.nhn?blogId=kwon96812521&logNo=130126365127&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F[3]-https://electricalstudy.sarutech.com/mos-capacitor-mos-capacitance-c-v-curve/index.html[4]- http://blog.naver.com/rjsdud13/220990313629

공학/기술| 2021.11.08| 8페이지| 2,500원| 조회(529)

MOSCAP, 예비 레포트, 결과 레포트

미리보기

닫기
BJT 실험 레포트(예비,결과)

결과 레포트- 실험 결과 및 고찰 :NPN BJT와 PNP BJT를 이용하여 이미터 쪽 저항 값을 0Ω과 5kΩ으로 조절하면서 이미터, 콜렉터 전류와 EB, CE 전압을 구하고 전류이득 ß를 구하는 실험을 하였다. 처음 회로도 구성에 있어서 다소 문제가 생겨서 정확한 값을 얻지 못하였다. 바이어스가 엉키고 50~200 값을 얻어야하는 ß가 모두 50이하가 되는 이상한 결과가 나왔다. 결과는 다음과 같다.NPN BJTIE(mA)IC(mA)VEB(V)VCB(V)VCE(V)ß(전류이득)R2=5kΩ (최대)0.1830.191-0.635.6090.005323.875R2=0Ω(최소)17.422.84-0.796-0.7830.01330.195PNP BJTIE(mA)IC(mA)VEB(V)VCB(V)VCE(V)ß(전류이득)R2=5kΩ (최대)0.309-2.221.6030.710.7080.878R2=0Ω(최소)14.445-2.2181.133(V)0.711-0.4220.133회로에서 PNP와 NPN의 바이어스를 가한 방향과 여러 다른 사항들이 엉켜서 실험 결과 값이 제대로 나오지 않았다. 하지만 여러 상황을 겪으면서, 개념 이해를 정확히 이해하는데 굉장히 도움이 되었고 특성 또한 제대로 알 수 있었다. 다만 아쉬운 점은 기대한 결과 값이 나오게 하기 위해 많은 시간을 투자하였지만 결국 끝내 얻지 못한 점이 가장 아쉬운 점이고, 다음 번 실험 때 만약 시간이 남는다면 꼭 한번 다시 시도해보고 싶은 뿌듯하면서 아쉬운 실험이였다.예비 레포트- 실험날짜 : 2017년 09월 22일- 실험제목 : BJT의 전기적 특성 3 – BJT의 증폭 동작- 예비이론공통 이미터(Common Emitter,CE) 증폭회로는 입력과 출력 단자에 공통(교류 접지)로 구성한 BJT 소신호 증폭기이다. 베이스에 입력 단자가 연결되어 있고, 컬렉터 단자에서 출력을 얻을 수 있으며, 이미터는 입력과 출력 공통으로 연결되어 있다.공통 이미터 회로의 특징은 입력이 교류인 경우에 Emitter가 입출력 공통 단자 역할을 하며, 높은 전압 이득과 전류 이득을 얻을 수 있으며, 출력의 형태가 입력과 180도 위상차가 나는 위상반전의 형태로 나온다. 또한, 전압 증폭기의 형태로 많이 쓰고 있다.[1][그림 1]은 전압 분배 바이어스 된 공통 이미터 증폭기 회로이다. 입력(base)과 출력(Collector)쪽의 C1과 C3을 결합 Capacitor라고하며, C2를 바이패스(bypass) Capacitor라고 한다. [그림 1]은 직류 동작과 교류 동작이 결합된 형태로 직류와 교류로 나누어서 해석해야 한다.직류에서 증폭기를 해석하려면 직류 바이어스 값을 계산해야한다. 이를 위해서 직류 등가회로를 생각해야하는데, 직류에서 Capacitor는 개방 상태이므로 [그림1]에서 결합 Capacitor와 바이패스 Capacitor를 개방 상태로 생각하면 된다.[그림2] 직류 등가회로Capacitor를 모두 개방시키면, [그림2]와 같은 형태의 직류 등가회로가 된다. 이 직류 등가회로를 이용하면 직류 바이어스 값을 계산할 수 있다.교류 해석에서 Capacitor C1, C2, C3는 신호 주파수에서 충분히 큰 값이라면 단락회로로 취급이 가능하다. 이것을 유효단락(effective short)이라고 한다.가장 먼저, 교류 접지(AC Ground) 부분을 보게 되면,직류 전원은 접지로 대체하고 전압원의 내부저항을 0Ω으로 가정하면 교류전압이 전압원 양단에 걸리지 않게 된다. 따라서 Vcc 에서 교류전압이 0V로 교류로 접지(AC Ground) 된다고 한다. 아래의 [그림3]이 다음과 같다.[그림3] 교류 전압원이 존재할 때다음으로 베이스에서 교류 전압을 봐야한다. 교류 전압원이 베이스 쪽 입력에 연결되어 있는데, 교류 전압원의 내부 저항이 0Ω일 때, 모든 신호 전압원은 베이스에 나타나지만, 내부저항을 가질 때 실제 교류 전압을 구하기 위해서는 교류원 저항(Rs), 바이어 스 저항(R1 ll R2), 베이스에서 본 입력 저항(Rin)을 생각하여야 한다.[그림4] 단순화 시키는 과정따라서 [그림4]의 (b)에도 보듯이 베이스의 교류 전압은 전압분배공식에 의해 으로 나오게 된다. 이 때, Rs < Rin(tot) 일 때는 분모의 Rs가 무시될 수 있으므로 Vb = Vin 이 나온다.다음으로 베이스 입력저항을 구하기 위해서는 외부 Collector 저항회로가 연결된 단순화한 r-parameter transistor model을 이용해야 한다. 입력저항 과 베이스 전압 를 이용하여 Rin(base) = βac * re’ 가 되고 교류 전압원에서 본 총 입력저항은 R1, R2, Rin(base)의 병렬 값이다.[그림5] r-parameter transistor model이때의 컬렉터에서 본 common emitter 증폭기의 출력 저항은 컬렉터저항과 같다.교류의 전압이득(Av)은 아래의 [그림6]의 등가회로를 이용하여 구할 수 있다.[그림6] 교류전압 이득 계산 위한 등가회로전압이득은 베이스의 교류 입력 전압(Vc)와 컬렉터의 교류 출력전압(Vb)과의 비이다. 식으로 나타내면, 이므로 전압이득 이다.이 때, Bypass Capacitor 가 없으면 전압이득이 떨어지고, 부하가 클수록 전압이득이 높다.[그림7] 전류이득 계산 위한 등가회로전류이득은 베이스 전류에 대한 컬렉터 전류의 비이므로 전류이득 이다.하지만 부하저항이 높기 때문에 부하에 전류가 많이 흐르지 않기 때문에 공통 이미터 증폭기는 전류 증폭으로는 사용하지 않고 전압 증폭으로 사용한다.- 참고문헌[1] - Hyperlink "http://www.ktword.co.kr/abbr_view.php?nav=2&m_temp1=4492&id=982" http://www.ktword.co.kr/abbr_view.php?nav=2&m_temp1=4492&id=982[그림1],[그림2],[그림3],[그림4],[그림5],[그림6]- Hyperlink "https://m.blog.naver.com/PostView.nhn?blogId=710hsy&logNo=220292546488&proxyReferer=http%3A%2F%2Fwww.google.co.kr%2Furl%3Fsa%3Dt%26rct%3Dj%26q%3D%26esrc%3Ds%26source%3Dweb%26cd%3D11%26ved%3D0ahUKEwj41dyepq7WAhUFhrwKHTo2B_QQFghTMAo%26url%3Dhttp%253A%252F%252Fm.blog.naver.com%252F710hsy%252F220292546488%26usg%3DAFQjCNGK0moR32nrCA_XDO1ni3wk6-2MPw" https://m.blog.naver.com/PostView.nhn?blogId=710hsy&logNo=220292546488&proxyReferer=http%3A%2F%2Fwww.google.co.kr%2Furl%3Fsa%3Dt%26rct%3Dj%26q%3D%26esrc%3Ds%26source%3Dweb%26cd%3D11%26ved%3D0ahUKEwj41dyepq7WAhUFhrwKHTo2B_QQFghTMAo%26url%3Dhttp%253A%252F%252Fm.blog.naver.com%252F710hsy%252F220292546488%26usg%3DAFQjCNGK0moR32nrCA_XDO1ni3wk6-2MPw#[그림7]-http://blog.naver.com/PostView.nhn?blogId=elrlemrm&logNo=220243816111

공학/기술| 2021.11.08| 6페이지| 2,500원| 조회(708)

BJT, 예비 레포트, 결과 레포트

미리보기

닫기
Evaporator_Sputter 레포트

Evaporator박막을 제조하는 기술 중 하나인 PVD(Physical Vapor Deposition)에는 Evaporator와 Sputter가 있다. Evaporator의 진공 증착의 형성 원리를 간단히 말하면 금속, 화합물, 또는 합금을 가열해서 증발시킴으로써 Evaporated된 입자들이 기판의 표면에 박막을 형성하는 방법이다.Evaporator의 장점은 장치 전체의 구성이 비교적 단순하고, 많은 물질에 적용이 가능하다. 또한 박막의 형성 원리가 비교적 단순하여 박막 성장이나 핵생성 및 성장이론에 대응하거나 형성된 박막의 물성을 분석하기 쉽다는 점이 있다.Evaporator의 장비를 저항 열을 이용한 Thermal Evaporation과 E-Beam(Electron Beam) Evaporation 방식으로 나눌 수 있다. Thermal Evaporator은 저항 열을 이용한 Evaporator의 간단한 구조는 그림1과 같다. 챔버는 펌프를 사용하여 높은 진공상태를 유지시키고, 아래쪽에는 증발시킬 재료인 소스를 설치하고, 위쪽에는 기판을 장착한다. 보통 초기 진공도는 Torr 이하로 고진공을 만들고, 전기적으로 저항을 주어 소스를 가열한다. 고진공 상태에서 소스를 원하는 고온까지 가열하면 소스는 기체화 되어 증발하면서 챔버 내로 분산되어 날아가게 된다. 이렇게 증발된 기체 원자 및 분자들은 기판까지 날아가고, 기판은 기체에 비하여 매우 낮은 온도를 갖고 있기 때문에 기판 표면에서 기체 원자들이 응축되며 모여 증착되게 된다.그림 SEQ 그림 * ARABIC 1. Thermal Evaporator의 간단한 구조와 원리 [1],[2]Thermal Evaporator의 열 Source로는 높은 용융점을 갖는 Filament, Baskets 또는 Boats 등이 있다. 이 열 Source의 소재로는 텅스텐(W), 몰리브덴(Mo), 탄탈륨(Ta)이 있다. 텅스텐은 Melting Point가 대기에서는 3380℃, Torr에서는 2410℃이며, 몰리브덴은대기 중에서 2510℃, Torr에서 1820℃, 탄탈륨은 대기 중에서 3000℃, Torr에서 2240℃ 와 같이 높은 녹는점을 갖는다. 증착 재료의 경우 Al, Cu, Ag, Au 등의 물질을 사용하는데 이들은 녹는 점이 낮은 재료를 사용해야 증착에 유리하다. 또한 증착 속도는 filament에 공급하는 전류량을 조절함으로써 저항 열을 조절하여 변화시킬 수 있다.Thermal Evaporator의 장점은 비용이 저렴하고 구동 방식이 간단하다는 장점이 있다. 하지만 단점으로는 Boat 자체 증발도 동시에 발생하여 박막에 불순물이 증착될 수 있고, 두꺼운 막을 증착하기 어려운 특성을 갖는다. 또한, 높은 녹는점을 갖는 텅스텐(W)이나 몰리브덴(Mo)의 금속은 증착시킬 수 없고 밀착의 강도가 낮다는 점이 있다.다음은 다른 종류의 Evaporator인 Electron Beam(E-Beam) Evaporator이다. E-Beam Evaporator는 위의 Thermal Evaporator와 유사한 방식으로 물질을 증착시킨다. 차이점이라면 전자 빔을 이용하는 진공 증착방식으로, 매우 높은 전압을 가해서 필라멘트에서 방출된 열 전자들을 전자석에 의한 자기장으로 유도하여, 증발원에 충돌시킴으로써 발생되는 열에 의해 증착하고자 하는 소스를 증착시키는 방법이다.E-Beam Evaporator는 증착 재료의 용융점이 넓은 경우(텅스텐, Nb, Si 등)에 주로 사용된다.장점으로는 증착 속도가 빠르고, 높은 녹는점을 갖는 재료를 증착 가능한 점, 높은 밀착 강도를 갖는 고 Multiple Deposition이 가능한 점, 오염이 비교적 적은 점 등이 있다. 하지만 단점으로는 가속 전압이 10kV 이상이므로 X-ray가 발생한다는 점과 Electron Beam Source 위에 원자의 농도가 크므로 Discharge가 심한 단점이 있다.SputterSputtering은 챔버 내에 공급되는 Gas Cathode에서 발생되는 전자 사이의 충돌에서부터 시작이 된다. 진공 챔버 내에 Ar과 같이 반응성이 낮은 불활성 기체를 약 2 ~ 15mTorr 정도 주입하고, Cathode에 음전압을 가하면 Cathode로부터 방출된 전자들이 Ar기체 원자와 충돌해서 Ar을 이온화 시킨다. 따라서 Ar이 excite 상태가 되면서 전자를 방출하면 에너지가 방출되는데, 이 때 Glow Discharge가 발생하여 이온과 전자가 공존하는 보라색의 플라즈마를 띠게 된다. 플라즈마 내의 이온은 큰 전위차에 의해서 Cathode쪽인 타켓 쪽으로 가속이 되어서 표면에 충돌하게 된다. 다음 그림5가 그 과정을 나타낸다.그림 SEQ 그림 * ARABIC 5. 가속화 된 이온이 표면에 충돌하는 과정 [4]충돌 후에는 중성의 타켓 원자들이 튀어나와서 기판에 박막을 형성하는 방식이다.그림 SEQ 그림 * ARABIC 6. 타켓 원자들의 박막 형성 [4]이런 Sputter 증착의 장점은 금속, 합금, 화합물, 절연체 등의 다양한 재료에서도 증착 속도가 안정되고 비슷하고, 균일한 박막 형성을 할 수 있다. 또한 박막의 응착력이 좋고 Target 냉각이 가능하여 큰 타켓을 사용할 수 있으며, 기판의 Sputter Etching으로 미리 Cleaning이 가능하고 등의 Reactive Sputter로 산화물과 질화물 박막의 형성이 가능하다는 점이 있다. 하지만, Magnetron 스퍼터링을 제외한 나머지에서 증착 속도가 낮고, 높은 에너지를 이용한 충돌에 의해 박막이 불균일하게 증착되고 Damage 발생 요인이 된다. 또한 박막이 전자나 UV, 이온 등에 노출되어서 가열되고 증착 조건이 민감하고 서로 영향을 끼친다는 점이 있다.스퍼터링 방법에는 DC Sputtering, RF Sputtering, Magnetron Sputtering 등이 있다.먼저 DC Sputtering은 직류 전원을 이용한 스퍼터링 방법이다. 특징으로는 구조가 간단하고, 가장 표준적인 Sputter 장치이다. 증착 속도가 여러 종류의 금속에 대해 거의 일정하고 전류량과 박막 두께가 거의 정비례하여 컨트롤이 쉽다.그림 SEQ 그림 * ARABIC 7. DC Sputtering 구조 [5]또한, RF 스퍼터링에 비해서 증착 속도가 빠르고 박막의 균일도가 크며, 밀착 강도가 높다는 장점이 있다. 하지만 타켓 재료가 금속으로 한정되고, 높은 Ar 압력(10 ~ 15mTorr)이 필요하며, 기판이 과열된다는 단점이 있다.하지만 위와 같은 단점은 Diode 대신 Tride 형태로 해서 플라즈마 형성용 전자방출 전극을 이용하여 전자와 기체의 충돌을 가속화시켜 낮은 Ar 압력에서 Sputter 할 수 있도록 하거나, Magnetron 방식을 사용하여 해결이 가능하다.RF 스퍼터링은 교류 전원을 이용한 증착 방식이다. DC 스퍼터링에서는 타켓이 산화물이나 절연체일 경우에는 스퍼터링이 되지 않으나, RF 스퍼터링에서는 해결이 가능하고 낮은 Ar 압력에서도 플라즈마가 유지될 수 있다. 그 외에도 비금속, 절연체, 산화물, 유전체 등의 스퍼터링이 가능하며 주로 13.56MHz의 고주파 전원을 사용한다.Magenetron 스퍼터링은 타겟(Cathode)의 뒷면에 영구자석이나 전자석을 배열함으로써 전기장에 의해(RF or DC) Cathode로부터 방출되는 전자를 타겟 바깥으로 형성되는 자기장 내에 국부적으로 모아서 Ar 기체 원자와 충돌을 촉진시켜 Sputter 영역을 높이는 방법이다.그림 SEQ 그림 * ARABIC 8. Magnetron Sputtering 구조 및 원리 [5]장점으로는 스퍼터링 효율이 증가하고, 전자의 와류운동으로 전자의 기판 및 박막으로의 충돌을 감소 시킬 수 있기 때문에 기판 온도 상승 효과가 적다. 또한 절연체의 경우에도 증착 속도가 크며, 유전체 재료도 Sputter가 가능하며, 영구 자석의 적절한 배열과 Shield 사용으로 박막 두께의 균일도를 쉽게 조절할 수 있다. 하지만 자기장이 타겟 표면에 수직으로 들어오고 나가도록 해야한다. 자기장 근처에서의 선택적인 Sputter로 타겟의 소모성이 커 효율이 낮다. 또한 자성이 있는 재료(Co, Ni 등)의 스퍼터링 시 자기장이 타겟 바깥쪽으로 나오기 힘들다는 단점이 있다.참고문헌[1] - Hyperlink "https://m.blog.naver.com/PostView.nhn?blogId=nnfcblog&logNo=60213407392&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F" https://m.blog.naver.com/PostView.nhn?blogId=nnfcblog&logNo=60213407392&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F[2] Hyperlink "https://m.blog.naver.com/PostView.nhn?blogId=youngdisplay&logNo=220490827926&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F" https://m.blog.naver.com/PostView.nhn?blogId=youngdisplay&logNo=220490827926&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F[3] Hyperlink "https://m.blog.naver.com/nnfcblog/60213407392" https://m.blog.naver.com/nnfcblog/60213407392[4] Hyperlink "http://marriott.tistory.com/77" http://marriott.tistory.com/77[5] Hyperlink "http://blog.naver.com/notealus/220833915763" http://blog.naver.com/notealus/220833915763

공학/기술| 2021.11.08| 7페이지| 2,500원| 조회(188)

PVD, sputter, evaporator

미리보기

닫기