fuddk 스토어

fuddk

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

12개
전체 판매량

20개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 12개

공통소스 및 축퇴공통소스 증폭회로

Drain 전류의 크기에 따라 동작점 Q가 부하선을 따라 이동한다. 따라서 n channel의 경우 대략 0.1~ 0.9[VPP] 이내의 입력 사인파를 가할 경우 왜곡된 출력파형이 관찰될 것이다. 왼쪽의 파형 사진의 경우 200mVP, 100kHz를 인가하였을 때 공통소스 증폭기에서 측정한 그래프이다. 왜곡이 발생된 것을 관찰할 수 있다. 이를 해결하기 위해서는 입력전압을 키워야 하지만 전압이득이 증가할 수록 증폭된 수치를 그대로 출력하기 쉽지 않다. 또한 R2 저항과 부하저항에 의해 왜곡의 정도가 변화한 것을 관찰할 수 있었기 때문에 이를 활용해서 해결점을 찾을 수 있을 것이다.

공학/기술| 2021.07.05| 14페이지| 2,000원| 조회(183)

전자회로실험, 항공대, 공통소스, 전회실, ㅅㅁㅎ

미리보기

닫기
Diode의 소신호 특성

1.부하저항에 오실로스코프의 프로브 접지를 연결하자 입력전압이 반파되었다. 오실로스코프의 검정색 프로브에 내장된 Ground에 의해 다이오드(D3)의 양단에 접지가 연결되어 다이오드가 short되는 현상이 발생되었다. 이로 인해 입력 전압이 반파되는 형상이 일어났다고 예상하여 시뮬레이션을 돌린 결과 입력파형에는 변화가 관찰되지 않았다.다이오드 양단에 접지가 연결되며 D3이 short되었다. 이로 인해 negative cycle의 입력전압이 파형발생기의 내부저항이 연결된 D1으로 흐르지 않고 접지가 연결

공학/기술| 2021.07.05| 32페이지| 2,000원| 조회(108)

다이오드, 전자회로실험, 항공대, Diode, 전회실, ㅅㅁㅎ

미리보기

닫기
Diode 기본 회로

시상수는 커패시터가 방전시 37%가 될 때 까지 걸리는 시간이다. 시상수는 RC의 곱으로 나타낼 수 있으며 R,C가 클수록 37%가 되는데 시간이 걸려 그만큼 방전이 느려진다. 이로 인해 리플 전압의 기울기가 완만해 지는 것을 확인 할 수 있었다. 즉, RC값을 높여서 직류에 가까운 전압을 얻을 수 있을 것이라 생각한다. 두 개의 다이오드를 포함한 회로의 실험을 통해 다이오드를 포함한 회로를 해석하기 위해 constant voltage model로 접근

공학/기술| 2021.07.05| 54페이지| 2,000원| 조회(117)

다이오드, 전자회로실험, 항공대, Diode, 전회실, ㅅㅁㅎ

미리보기

닫기
공통게이트 및 공통드레인 증폭회로

1. 지금까지의 실험 결과를 바탕으로 Mosfet 사용시 전압 이득이 낮고 전류 용량이 BJT에 비해 작아 powersupply 전류 limit을 50mA로 걸어주고 실험을 진행했지만 동작 해석이 간단하며 전압을 사용하여 전류를 조절하기 때문에 시뮬레이션과 비슷한 수치를 얻을 수 있어 작은 전류를 사용한 실험 시 BJT에 비해 사용이 편리할 것으로 예상된다. 2. BJT의 경우 전류에 의해 제어되어 early effect에 의해 시뮬레이션과 실제 전압 이득이 차이를 보였던 반면 FET는 전압에 의해 제어되어 BJT에 비해 채널 길이 변조 현상이 관찰되었음에도 불구하고 계산과 시뮬레이션 결과가 비슷하게 나온 것을 확인 할 수 있었다.3. 이번 실험에서 사용한 공통 게이트 증폭기의 경우 너무 작은 저항을 사용하여 파형발생기의 내부 저항 뿐 아니라 주변기기가 내포한 저항이 인식되어 인가한 입력전압보다 감소한 형태의 전압이 측정되었다. 이로 인해 노이즈에 취약해져 커패시터를 사용하여 노이즈를 걸러 주어야 했다. 이는 실제 다단 증폭기 설계 시 사용이 불편할 것으로 예상되며 저항을 키워 이와 같은 일을 방지해야 한다.

공학/기술| 2021.07.05| 15페이지| 2,000원| 조회(197)

MOSFET, 전자회로실험, 항공대, 전회실, 공통게이트, ㅅㅁㅎ

미리보기

닫기
OP-AMP 기초 실험

1 [VP]의 입력전압 대비 출력전압이 14[VP]가 나온 것을 확인 할 수 있다. 즉, 입력 전압에 대하여 약 14배 가량 증폭하였다는 것을 알 수 있다. 또한 구형파의 모습을 보이며 입력에 대하여 반전 된 위상을 가지는 출력 파형을 보인다. 시뮬레이션의 경우 – 264.779[mV]에서 출력전압이 상승했으며 333.712[mV]에서 출력전압이 하강하는 모습을 관찰 할 수 있었다.실험의 경우 - 0.18[V]에서 출력전압이 상승하며 0.27[V]에서 출력전압이 하강하는 모습을 관찰 할 수 있다.

공학/기술| 2021.07.05| 42페이지| 2,000원| 조회(115)

OP-Amp, 전자회로실험, 항공대, 전회실, ㅅㅁㅎ

미리보기

닫기