ldrlim 스토어

ldrlim

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

17개
전체 판매량

66개
최근 3개월 판매량

3개
자료후기 점수

평균D
자료문의 응답률

0%

전체자료 17개

판매자 표지

10주차 결과보고서 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서

5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서실 험 일실 험 조(1) RC회로의 실험5. 디지털 멀티미터를 이용하여 저항 값을 측정한다.9.854kΩ 가 나온다.[보조실험: 반감주기 측정법]5. 반감주기 T1/2를 측정한 값을 식(3)에 넣어서 시상수를 계산한다.그래프에서 반감주기는 0.5이 나오므로시상수는 0.5÷0.693=0.72 이다.6. 회로에 사용한 저항과 커패시터의 값을 사용하여 RC값을 계산한다. 여기서 주의할 점은 앞에서 설명한 바와 같이 구형파발생기의 출력저항 50[W]를 합하여 계산하여야 한다는 것이다.RC= (9.854TIMES 0.1)+0.05=1.0354 이다.5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서8. 5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서(2) RL회로의 실험3. 반감주기를 측정하고 이 값을 이용하여 시상수를 계산한다.그래프에서 반감주기는 0.5이 나오므로시상수는 0.5÷0.693=0.72 이다.4. 멀티미터를 이용하여 인덕터의 저항과 회로에 사용된 저항의 값을 측정한다. 구형파를 공급하는 함수파 발생기의 출력저항과 이것들을 더하여 최종적인 합산저항을 구한다. 각 소자들의 값을 이용하여 계산된 R/L 값과 실험순서 3에서 구한 시상수 값을 비교한다.회로의 저항: 0.356Ω 인덕터; 0.134 KΩ 이므로시상수는 0.47÷(0.356+0.000134+0.05) = 1.15725 이다.5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서5. 5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서(3) RLC회로의 실험2. 진동의 주기를 측정하고 이 값을 이용하여 주파수를 계산한다. (주파수는 주기의 역수임을 기억)진동의 주기는 500ms로 측정되며 주파수는{1} over {0.5}이다.3. 측정한 w1과 식omega _{0} `=` {1} over {sqrt {LC}} 으로 계산된 값을 비교해본다.w _{0} = {1} over {sqrt {25 TIMES 0.01}} ÷ sqrt {2}=1.414 이므로 w1에서의 주파수와 비슷하다.5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서6.5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서7. 진동이 사라질 때 까지 즉 임계감쇄에 이르도록 가변저항 값을 증가하여 조절한다. 이때의 파형을 그려 넣는다. 또 이 때의 저항 값을 디지털멀티미터를 사용하여 측정하여 적어 넣는다. 이 저항 값에 인덕터의 저항과 구형파 발생기 출력저항 50[W]을 합하고, 식R=2 sqrt {L/C}을 이용한 계산으로 미리 예측한 값과 비교한다.이때의 저항값: 1K옴이므로인덕터의 구형파 발생기 출력저항을 합하면 100+5=105옴이고식을 이용해 미리 예측한 값은 R=2 sqrt {{25} over {0.01}}=100옴이므로 유사하다.8. 임계감쇄에 도달한 저항값보다 더 큰 저항의 경우 오실로스코프에 어떠한 파형이 나타나는지 관찰하여 그려 넣는다.이때의 저항값: 100K옴이므로5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서(3) RLC회로의 실험11. 위에서 얻은 데이터를 semi-log 눈금 그래프에 그려 넣는다12. 위에서 설명한 방법을 이용하여 실험회로의 시상수를 구한다. 그러나 여기서 구한 값은 시상수의 지수함수 값이다.{2L} over {R}={2 TIMES 25 TIMES 10 ^{-3}} over {100} ^{}=0.00514. 식 (5)를 이용하여 실험에 사용한 회로의 이론적인 시상수를 구한다. 이 값과 실험으로 구한 값을 비교한다. 제대로 구해졌다면 두 값의 오차가 10~20[%]이어야 한다.식 (5)를 이용하여 실험에 사용한 회로의 이론적인 시상수를 구하면 0.00075s 이므로 실험회로의 시상수와 약 15%의 오차를 보인다는 것을 알 수 있다.5장 RC, RL 및 RLC 회로의 과도상태와 정상상태 실험 보고서자체평가1. 앞의 식varupsilon =RC를 이용하여 시상수를 계산하고 오실로스코프를 이용하여 측정한 값과 비교하여라. (서로 다른 저항 값과 커패시터 값에 대하여)앞의 식을 이용하여 시상수를 계산한 결과 시상수는 (9.854TIMES 0.1)+0.05=1.0354 이고 오실로스코프를 이용하여 측정한 결과 시상수는 0.75÷0.693=1.0822이다.2. 저항과 커패시터를 바꿈으로서 어떠한 결과를 얻을 수 있었는지 설명하여라.저항과 커패시턴스의 곱 즉 RC는 전압의 변화가 일어나는 시간 간격을 결정한다. 따라서 저항과커패시터를 바꿀 경우에는 전압의 변화가 일어나는 시간 간격의 변화가 생기는 것을 결과로 얻을수 있다.1. 계산된 사상수의 값과 측정된 시상수의 값을 비교하여라앞의 식을 이용하여 시상수를 계산한 결과 시상수는 0.47÷(0.356+0.000134+0.05) = 1.15725 이고오실로스코프를 이용하여 측정한 결과 시상수는 0.75÷0.693=1.0822이다.2. 커패시터는 전하를 에너지로서 저장하는 소자이다. 인덕터는 에너지를 어떻게 저장하는지 간단히 설명하여라.전원을 연결하면 자기장이 생기고 전자기 유도가 일어나는데 자기장 용량까지 다 채워져야 전기

공학/기술| 2023.03.14| 9페이지| 2,000원| 조회(237)

RLC, 결과보고서, 정상상태, RL, 전기전자기초실험, RC, 실험 보고서, 과도상..

미리보기

닫기
판매자 표지

8주차 결과 보고서 6장 연산 증폭기와 그 용용

6장 연산 증폭기와 그 응용 실험 보고서결과 값에 대해 입·출력 파형을 첨부하시오.전압 이득(voltage gain) 측정 실험회로사진1c)입력전압출력전압이득10 mV32.8mV3.2830 mV50 mV70 mV90 mV110 mV340mV3.09[그림 6.12] [표 6.1]6장 연산 증폭기와 그 응용 실험 보고서실 험 일학 과학 번성 명d)입력전압출력전압이득10 mV110mV1130 mV50 mV70 mV90 mV110 mV1.21V11[표 6.2]c)입력전압출력전압이득10 mV22mV2.230 mV50 mV70 mV90 mV110 mV226mV2.055[그림 6.13] [표6.3]6장 연산 증폭기와 그 응용 실험 보고서실 험 일학 과학 번성 명f)입력전압출력전압이득10 mV101mV10.130 mV50 mV70 mV90 mV110 mV1.11V10.09[표 6.4]6장 연산 증폭기와 그 응용 실험 보고서실 험 일학 과학 번성 명아날로드 덧셈기 실험출력전압 (계산)출력전압 (측정)150mV154mV[그림 6.14] [표 6.5]6장 연산 증폭기와 그 응용 실험 보고서실 험 일학 과학 번성 명오프셋 전압 측정 실험(브레드보드를 이용한 실험값 첨부)6장 연산 증폭기와 그 응용 실험 보고서실 험 일학 과학 번성 명자체평가1.V1은 + 단자, V2는 ? 단자에 연결되어있다고 한다.Vo=A(V1-V2)2.전압 이득 = ∞입력 저항 = ∞출력 저항 = 03.두 입력단자 사이의 전압이 0에 가까워 두 단자가 단락된 것처럼 보이지만, 두 단자의 전류가 0인 특성이다.4.열린 루프 이득이 크다는 것은 입력단자와 -입력단자의 전위차를 가능한 작게 한다는 의미한다. 이는 개방 이득이 커질수록 Vin+=Vin-의 관계가 성립한다는 뜻이기 때문에 OP Amp 회로의 열린 루프 이득이 크다면 출력전압 오차가 작아진다.5.최소6.반전 증폭기V _{out} =-V _{IN } {R _{f}} over {R _{IN }},비반전 증폭기V _{out} =V _{IN } (1+ {R _{f}} over {R _{g}} )실 험 점 수

공학/기술| 2023.03.14| 7페이지| 2,000원| 조회(141)

연산 증폭기, 결과 보고서, 전기전자기초실험, 실험 보고서, 전압 이득

미리보기

닫기
판매자 표지

4주차 결과 보고서 18장 기본 논리 소자

18장 기본 논리소자를 활용한 논리회로 실험 보고서2. a)AND 게이트 전압 측정XYF000.005mV05V0.008mV5V00.005mV5V5V4.945VAND 게이트 진리표 작성XYF000010100111b) X = 5V 고정. F 출력이 0V로 되는 Y 입력 전압5V에서 0.2V씩 내리며 전압 측정 결과Y=5V~2V의 경우 F=4.945VY=1.8V F=1.624VY=1.4V F=1.554VY=1V F=1.412VY=0.8V F=1.132VY=0.6V F=0Vc) 분석AND게이트의 경우 입력 중 하나라도 0이 있으면 출력은 항상 0이다. 즉 입력이 모두 1일 때만 1을 출력하게 된다. 또한 입력의 경우 2V까지는 출력값이 5V일 때와 같은 것을 보아 꼭 입력이 서로 같아야 출력이 입력값이 나오는 것이 아니다. 또한 0.8V보다 아래일 때 갑자기 0V로 떨어지는 실험결과 AND게이트의 경우 최소 2V까지는 5V와 같은 실험결과가 나오고 최대 0.8V까지는 출력값이 나오나 그 보다 적은 입력값인 경우는 출력값이 0이 나온다는 것을 유추할 수 있다.18장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명2. d)OR 게이트 전압 측정XYF000.015mV05V4.941V5V04.941V5V5V4.941VOR 게이트 진리표 작성XYF000011101111e) X = 0V 고정. F 출력이 5V로 되는 Y 입력 전압5V에서 0.2V씩 내리며 전압 측정 결과Y=5V~2V의 경우 F=4.985VY=1.8V F=1.731VY=1.4V F=1.674VY=1V F=1.435VY=0.8V F=1.328VY=0.6V F=0Vf) 분석OR게이트의 경우 입력 중 하나라도 1이 있으면 출력값은 항상 1이다. 즉 입력이 모두 0일 때만 0을 출력하게 된다. 또한 입력의 경우 2V까지는 출력값이 5V일 때와 같은 것을 보아 꼭 입력이 서로 같아야 출력이 입력값이 나오는 것이 아니다. 또한 0.8V보다 아래일 때 갑자기 0V로 떨어지는 실험결과 OR게이트의 경우 최소 2V까지는 5V와 같은 실험결과가 나오고 최대 0.8V까지는 출력값이 나오나 그 보다 적은 입력값인 경우는 출력값이 0이 나온다는 것을 유추할 수 있다.g)NOT 게이트 전압 측정XF0V0.001mV5V4.941VNOT 게이트 진리표 작성XF001118장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명3. a) NAND 게이트● orcad 회로도 , 세팅, 파형● 진리표NAND게이트XYF(측정값)004.758V014.673V104.685V110.124V● 실험 사진18장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명b) NOR 게이트● orcad 회로도 , 세팅, 파형● 진리표NOR 게이트XYF(측정값)004.756V010.133V100.142V110.136V● 실험사진18장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명3. c) XOR 게이트● orcad 회로도 , 세팅, 파형● 진리표XOR 게이트XYF(측정값)000.123V014.685V104.643V110.132V● 실험사진18장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명자체평가1) +라인 -라인2)03)X=0 Y=04)NOT AND5)NOR OR6)기본 항등식실 험 점 수

공학/기술| 2023.03.14| 6페이지| 2,000원| 조회(127)

논리회로, 결과 보고서, 전기전자기초실험, 실험 보고서, 기본 논리소자

미리보기

닫기
판매자 표지

6주차 결과 보고서 4장 테브냉 및 노튼의 정리 최종 (1) 평가D별로예요

4장 테브냉 및 노튼의 정리 실험 보고서[테브냉의 정리]2. a) 테브냉의 등가 전압V _{TH}는 단자 A, B를 개방했을 때의 A, B 양단의 전압이므로그림 4.2에 있어서 개방 단자 A, B에 나타나는 전압은 단자 A, B가 개방되어R _{3}에전류가 흐르지 않으므로R _{2}의 양단 전압이 된다. (전압 계산)전압분배에의해28 TIMES { R_2} over {R_1+ R_2}=28 TIMES { 1000} over {2000 }=14V이다.b) 전원 전압을28V _{dc}로 할 때 단자 A, B 양단에서의 테브냉의 등가 전압V _{TH}의 값을계산하여라.a)번과 같은 방법으로R _{3}에 전류가 흐르지 않으므로R _{2}의 양단에 걸리는 전압V _{TH} 를 구해 주면 회로의 전압분배에 의해28 TIMES { R_2} over {R_1+ R_2}=28 TIMES { 1000} over {2000 }=14V 즉V _{TH}= 14V이다.그림 4.2c) A, B 양단에서의 테브냉의 등가저항R _{TH}를 구하기 위하여 전원28V _{dc}를 단락시키면A, B 양단에서의R _{TH}는R _{1}과R _{2}의 병렬에R _{3}가 직렬이 되는 합성 저항값이다.R _{TH}의 값을 계산하여라.{R1R2} over {R1+R2} +R3=500+1500=2000=2K OMEGA, 즉R _{TH}= 2KΩd) 테브냉의 등가저항과 전압값을 이용해서 그림 4.3에 있는 부하저항R _{L}(1.5㏀) 양단의전압과R _{L}에 흐르는 전류를 구하여라.R _{L}에 흐르는 전류를I _{L}이라고하면I_L = { V_TH} over { R_TH +R_L}= { 14} over {3500 }=0.004A=4mA 이고이에 따라R _{L}의 양단의 전압은I _{L} TIMESR_L = 0.004 TIMES1500=6V이다.그림 4.34장 테브냉 및 노튼의 정리 실험 보고서실 험 일학 과학 번성 명3. a) 그림 4.2와 같이 회로를 결선하고 단자 A, B를 개방 상태로 한다. 이때 전원 단자는단락하지 않는다.b) 우선 VOM의 측정범위를 저항으로 놓는다. 전원의 연결 도선을 단락시키고 단자A, B 양단의 등가저항R _{TH}를 측정하여라.이 값이 실험 절차 2. c)에서 계산한 등가저항 값과 일치하는가?(계산 값과 측정값의 오차는 어느 정도 되는가?)R _{TH}= 1.983KΩ 으로 거의 일치하며 계산값(2KΩ)과의 오차는 - 0.857 (%)이다.( 그림자료 1 : 테브냉 정리 실험 3.bR _{TH}를 측정 값 )c) VOM의 측정범위를 직류전압으로 놓고 직류전원을 공급하여 전압을28V _{dc}로 조정한다음 단자 A, B 양단의 전압을 측정하여라. 그리고 전압을 0으로 돌려놓고 전원을 끈다.이 값이 실험 절차 2. b)에서 계산한 값과 일치하는가?(계산 값과 측정값의 오차는 어느 정도 되는가?)14.031V로 거의 일치하며 계산값(14V)과의 오차는 0.221 (%)이다.(그림 자료 2 : 태브냉 정리 실험 3.c 단자 A,B 양단 전압 측정 값 )4. a) 그림 4.4와 같이 연결한다.그림 4.4 실험 회로b) 전원을 넣고 전압을28V _{dc}로 조정한 후에 부하저항R _{4}의 양단의 전압을 측정하라.6.022V (그림 자료 3 : 태브냉 정리 실험 4.aR _{4}의 양단의 전압 )c)R _{4}에 흐르는 전류I _{R4}를 측정하여라.4.060mA (그림 자료 4 : 태브냉 정리 실험 4.cR _{4}에 흐르는 전류I _{R4})d) 전압을 0으로 돌려놓고 전원을 끈다.4장 테브냉 및 노튼의 정리 실험 보고서실 험 일학 과학 번성 명e) 이때 측정한 값은 위에서 구한 계산 값과 비교하여 일치하는가?(계산 값과 측정값의 오차는 어느 정도 되는가?)전압의 계산값(6V)과 측정값(6.022V)의 오차는 0.366(%)로 거의 일치하며또한 전류의 계산값(4mA)과 측정값(4.060mA)의 오차도 1.478(%)로 거의 일치한다.f) A, B 양단의 부하저항 R4가 어떤 값으로 변하여도R _{4}의 양단 전압(부하전압)과R _{4}의 전류(부하전류)를 테브냉의 정리를 이용하면 쉽게 구할 수 있겠는가?R _{4}가 어떤 값으로 변하여도 태브냉의 정리를 통해 복잡한 회로를 단순하게 바꾸어 주어R _{4} 양단에 걸리는 전압 및R _{4}의 전류를 쉽게 구할 수 있다.5. a) 그림 4.4의 회로에 대하여 테브냉의 등가 전압 및 등가저항을 구하는 법을 익힌다.그림 4.3과 같이 테브냉의 등가회로를 그린다. (OrCAD 활용)(그림 자료 5 : 태브냉 정리 실험 5.a 태브냉 등가회로)b) 단자 A, B를 무부하(개방)로 한 상태에서 A, B 사이의 전압을 계산한다.이때V _{AB} 전압이 테브냉의 등가 전압V _{TH} 이다.R _{3}에 전류가 흐르지 않으므로R _{2}의 양단에 걸리는 전압V _{TH} 를 구해주면 회로의 전압분배에 의해28 TIMES { R_2} over {R_1+ R_2}=28 TIMES { 1000} over {2000 }=14V 즉V _{TH}= 14V이다.c) 전원은 단락 상태로 하여 단자 A, B에서 본 합성저항을 계산한다. 이 저항값이테브냉의 등가저항R _{TH}이다.{R1R2} over {R1+R2} +R3=500+1500=2000=2K OMEGA ,R _{TH}= 2KΩd) 이 테브냉의 등가 전압과 등가저항은 어떤 부하저항R _{L}에 대해서도 부하 전류와부하 전압을 구하는데 사용할 수 있다.4장 테브냉 및 노튼의 정리 실험 보고서실 험 일학 과학 번성 명[노튼의 정리]7. a) 노튼의 등가저항R _{TH}는 테브냉의 등가저항을 구하는 방법과 같다. 즉,R _{TH} =R _{N} (1)b) 노튼의 등가 전류원I _{N}은 A, B를 단락했을 때 단자 A, B에 흐르는 전류이다.c) 테브냉의 정리와 노튼의 정리와의 중요한 관계는,V _{TH} =R _{TH} ` TIMES I _{N} (2)V _{TH} =I _{N} TIMES R _{N} (3)I _{N} = {V _{TH}} over {R _{TH}} (4)식 (1)에서부터 식(4)는 어떤 테브냉의 등가회로를 노튼의 등가회로로 변환시켜주는 방법을 제시하고 있으며 그 역도 성립한다.8. a) 그림 4.2와 같은 회로에 대하여 노튼의 등가 전류원 및 등가저항을 구한다.식 (1)을 사용해서 노튼의 등가저항R _{N}을 구하여라.R _{TH}=R _{N}=2KΩb) 식 (4)를 사용해서 노튼의 등가 전류원I _{N}을 구하여라.I _{N} = {V _{TH}} over {R _{TH}},{14V} over {2KΩ}=7mAc) 그림 4.5에서 노튼의 등가값을 이용하여 부하 저항R _{L}(1.5㏀)에 흐르는 전류값을계산하여라.전류분배에 의해서R _{L}에 흐르는 전류값을I _{L} 이라하면I_L = I_N { R_eq} over {R_L }=7mA TIMES { {6000 } over {7 } } over { 1500}=4mA 즉 ,I _{L}=4 mA 그림 4.5 실험 회로4장 테브냉 및 노튼의 정리 실험 보고서실 험 일학 과학 번성 명d) 부하전압E _{R _{L}}을 계산하여라.E _{R _{L}}=I_L TIMESR_L =0.004 TIMES1500=6Ve) 실험 절차 3에서 구한 값은 절차 8의 과정에서 계산한 값과 비교해서 일치되는가?(OrCAD 시뮬레이션을 통해 검증)실험절차 3에서는 부하저항을 고려하지 않고 개방 했기 때문에 일치하지 않지만 부하저항을 고려할 경우 노튼의 등가회로와 테브냉의 등가회로는 쌍대회로이므로 일치한다.노튼의 정리를 기준으로 이를 생각하면 RN과 RTH는 동일한 것을 확인 할 수 있으며 서로 쌍 대를 이루기 때문에I_N = { V_TH} over { R_TH}을 통해 노튼 등가회로의 전류원의 전류값을 쉽게 구할 수 있 다. 또한 쌍대회로이기 때문에 부하저항에 걸리는 전압과 흐르는 전류가 동일 한 것을 오알 캐드를 통해 검증해 알 수 있다.(그림 자료 6 : 노튼의 정리 실험 8.e 노튼등가회로)4장 테브냉 및 노튼의 정리 실험 보고서실 험 일학 과학 번성 명< 그림자료 >( 그림자료 1 : 테브냉 정리 실험 3.bR _{TH}를 측정 값 )(그림 자료 2 : 태브냉 정리 실험 3.c 단자 A,B 양단 전압 측정 값 )(그림 자료 3 : 태브냉 정리 실험 4.aR _{4}의 양단의 전압 )(그림 자료 4 : 태브냉 정리 실험 4.cR _{4}에 흐르는 전류I _{R4})< 그림 4.2 회로 > < 그림 4.4 회로 >4장 테브냉 및 노튼의 정리 실험 보고서실 험 일학 과학 번성 명< 그림자료 >(그림 자료 5 : 태브냉 정리 실험 5. a 태브냉 등가회로)( 부하 전압과 부하 전류는 각각 따로 측정하였다)4장 테브냉 및 노튼의 정리 실험 보고서실 험 일학 과학 번성 명< 그림자료 >(그림 자료 6 : 노튼의 정리 실험 8.e 노튼등가회로)( 부하 전압과 부하 전류는 각각 따로 측정하였다)4장 테브냉 및 노튼의 정리 실험 보고서실 험 일학 과학 번성 명자체평가1. 옴의 법칙, 테브냉 정리, 노튼 정리2. 1) 4.667mA2) 4.667mA3. 1) 6V2) 4.667V4. 부하전류를 구하는 것에는 테브냉 정리가 가장 유용하다 그 이유는 태브냉 회로에서 부하 저항과

공학/기술| 2023.03.14| 9페이지| 2,000원| 조회(169)

전기전자기초실험, 테브냉, 실험 보고서, 노튼의 정리, 테브냉의 정리

미리보기

닫기
판매자 표지

5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)

19장 논리회로 응용 및 Karnaugh Map 실험 보고서논리식의 간략화 및 논리회로 구성 실험F= {bar{X}} {bar{Y}} {bar{Z}} + {bar{X}} YZ+ {bar{X}} Y {bar{Z}} +XYZ+X {bar{Y}} Z (8)a) 수식 (8)에 주어진 부울 대수식을 실험하기 위하여 2 입력 AND, OR, NOT 게이트를이용하여 논리 회로를 설계하시오.19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명b) 실험을 위하여 주어진 수식 (8)을 그림 19.10~19.12의 TTL IC를 이용하여 연결 도면을 설계하시오.(X=1 Y=1 Z=1)(X=1 Y=1 Z=0)19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명회로의 모습c) 설계된 회로를 브레드 보드를 이용하여 연결하고 진리표에 의하여 전압을 공급하면서출력을 측정하여 부울 대수의 진리표를 구하여 결과 보고서에 입력한다.(저항,다이오드 연결 X)XYZF0001(4.745V)0010(0.133V)0101(4.823V)0111(4.804V)1000(0.133V)1011(4.720V)1100(0.133V)1111(4.761V)19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명논리회로 간략화a) 주어진 부울 대수식 (8)을 부울 다항식을 이용하여 간략화 하시오.F`=` bar{X} bar{Y} bar{Z} `+ bar{X} YZ``+` bar{X} Y bar{Z} ``+`XYZ``+X bar{Y} Z= bar{X} bar{Z} `(Y`+` bar{Y} )`+` bar{X} Y(Z`+` bar{Z} )``+`XZ(Y`+ bar{Y} )=` bar{X} bar{Z} `+` bar{X} Y`+XZb) 주어진 부울 대수식 (8)을 카르노 맵을 그리고 간략화 하시오.그리고 결과를 a)와 동일한지 확인하시오.c) 간략화된 부울 대수식을 실험하기 위하여 2 입력 AND, OR, NOT 게이트를이용하여 논리 회로를 설계하시오.19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명d) 간략화한 부울 대수식의 실험을 위하여 그림 19.10~19.12의 TTL IC를 이용하여연결 도면을 설계하시오.(X=1 Y=1 Z=1)19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명(X=1 Y=1 Z=0)간략화 논리회로 검증a) 간략화된 수식에 의하여 구성한 회로의 입력 X, Y, Z 입력에 대한 출력 전압을디지털 멀티미터로 측정하고 진리표를 작성하여 결과 보고서에 입력한다.(저항,다이오드 연결 X)XYZF0001(4.431V)0010(0.155V)0101(4.432V)0111(4.430V)1000(0.153V)1011(4.415V)1100(0.154V)1111(4.415V)b) a)의 실험 결과를 의 c)에서 수행한 실험 결과와 비교하고 논의한다.a)의 실험결과와 2.(c) 의 실험결과는 같다. 따라서 부울대수식 및 카르노 맵으로 간략화 한 회로는 본래의 회로와 출력조합이 같은 것을 알 수 있다.c) 두 개의 실험에서 사용된 게이트 수를 확인하고 이를 이용하여 원가 및 성능 측면에서차이점을 기술하시오.실험 2.(c)에서 사용된 게이트 수는 NOT 1개, AND 2개, OR 1개 총 4개 이고,실험 1.(a)에서 사용된 게이트 수는 NOT 2개, AND 3개, OR 1개 총 6개이다.즉 원가의 측면에서 실험 2.(c) 가 더 저렴하며성능의 측면에서도 실험(c)가 회로의 게이트 지연 시간이 적게 걸리며(신호지연율이 낮다), FAN OUT이 적어서 전력소비가 적다.19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번

공학/기술| 2023.03.14| 7페이지| 2,000원| 조회(203)

결과 보고서, 전기전자기초실험, Karnaugh map, 논리회로 응용, 논리회..

미리보기

닫기