Blinder 스토어 > 전체 자료

전체자료 13개

[A+결과레포트 전자회로설계실습]12. Limiting회로와 Clamping회로의 설계

전자회로설계실습 결과보고서12. Limiting회로와 Clamping회로의 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 설계한 Limiting회로의 구현 및 동작3.2 구현한 Limiting 회로의 비교 및 분석3.3 설계한 Clamping회로의 구현 및 동작3.4 구현한 Clamping회로의 비교 및 분석4. 결론5. 참고문헌1. 요약이번 실험에서는 다이오드를 이용하여 limiting, clamping 회로를 설계, 구현하고 결과를 분석하는 실험을 하였다. 다이오드는 극성이 있으므로 방향을 고려하여 설계하였다.먼저, Limiting회로의 설계, 구현한 결과 Limiting이라는 이름에서 알 수 있듯이 일정한 전압이상의 값만 출력하거나 일정한 전압 이하의 값만 출력함을 알 수 있었다. 이 실험에서 Cut in 전압은 약 0.5 V정도로 측정되었으며 그 값은 Pspice상에서의 시뮬레이션 값(0.65)과 23%의 오차율을 보였다. 오차의 가장 큰 원인은 다이오드 소자의 오차 때문이라고 판단하였다. 그리고 Cut-in 전압이 약간 둥글게 관측되는 이유는 다이오드가 지수모델, 즉 ‘ID = IS [exp(VD/VT) - 1] ≒ IS exp(VD/VT)’의 형태를 띄기 때문이라고 생각 하였다.그 다음, 2.3V, 3.7V의 전압을 Power supply를 이용하여 인가하였는데 이 실험을 통해 다이오드의 cut-in전압은 0.7V라는 것을 알 수 있었다.다음으로는 Clamping회로를 설계, 구현한 결과 정현파 그래프의 DC전압이 바뀐다는 것을 알 수 있었다.또한, 저항을 1000KΩ에서 5KΩ으로 바꾸었더니 정현파 모양을 띄는 것은 같지만, 파형의 극댓값부분에서 찌그러진 모양을 볼 수 있었다. 그 이유는 (A)와 비교하였을 때, 시정수인 RC값이 작아서 커페시터가 완전히 충, 방전되지 않았기 때문이라고 생각했다. 그리고 Vavg값이 2.41V로 앞의 실험결과의 2.91V와 비교하여 0.5V감소하였다. 그 다음, 회로에서 다이오드를 반대로 설계하였더니 Vavg값이 -3.7V로 4.3.(A)의 결과값인 2.91V와 비교하여 부호가 반대로 바뀌었으며 Vavg의 크기가 증가함을 발견 할 수 있었다 이를 통해 다이오드의 극성을 고려하여 설계해야 한다는 것을 알 수 있었다.2. 서론다이오드(Diode)의 역할과 종류는 굉장히 다양해 졌지만 일반적으로 정의할 수 있는 다이오드는 P형 반도체와 N형 반도체를 접합해서 만들어지는 전자부품을 말한다. 이는 주로 한쪽 방향으로만 전류를 흐르게 하는 성질을 가지고 있다. 따라서 다이오드는 방향성이 있으므로 방향에 유의해야 한다. 이런 성질을 이용해서 교류를 직류로 바꾸는 전원장치 등에 많이 쓰이고 특히, 가정에서 사용하는 어댑터에는 필수적으로 다이오드가 들어 간다.이러한 다이오드를 이용한 limiting회로는 일정한 기준전압보다 높거나 낮은 전압을 잘라내고, 그 이외의 전압만을 출력으로 내보내는 회로이다. 또한, clamping회로는 다이오드와 커페시터를 이용하여 dc성분을 증가시키거나 감소시키는 회로이다.3. 설계실습 내용 및 분석3.1 설계한 Limiting회로의 구현 및 동작(A) 3.1.1에서 설계한 회로를 구성하고, 의 파형을 관찰하여 기록한다. Cut in 전압을 측정한다.-Cut in 전압은 약 0.5 V정도로 측정되었다.(B) 그림 14.1의 각각의 회로를 구성 하고, 각각 의 파형을 관찰하여 기록한다.3V 위로 나오게 하는 회로3V 아래로 나오게 하는 회로3V 위로 나오게 구현한 회로3V 아래로 나오게 구현한 회로3V위로 나온 파형3V 아래로 나온 파형3.2 구현한 Limiting 회로의 비교 및 분석(A) 4.1(A)에서 기록한 파형을 분석하고, Cut-In 전압이 약간 둥글게 관측되는 이유를 설명한다.-Cut in 전압은 약 0.5 V정도로 측정되었다. 이 값은 Pspice상에서의 시뮬레이션 값(0.65)과 23%의 오차를 보였다. 가장 큰 원인은 다이오드 소자의 오차 때문이라고 생각된다. Cut-in 전압이 약간 둥글게 관측되는 이유는 다이오드가 지수모델, 즉 ‘ID = IS [exp(VD/VT) - 1] ≒ IS exp(VD/VT)’의 형태를 띄기 때문이다.(B) 3.1(B)에서 기록한 각각의 파형을 비교, 분석하고, 예비보고사항과 같은 지 비교한다. Limit 전압이 예상과 같은가? 그렇지 않다면 이유를 설명한다.-- 3V 아래로 나타나는 Limiting Circuit에서 시뮬레이션과 실제 회로의 차이는 최댓값의 경우 4.5%, 최솟값의 경우 2%의 오차로 예상과 비슷하였다. 3V 위로 나타나는 Limiting Circuit의 경우 시뮬레이션과 실제 회로의 차이는 최댓값의 경우 2%, 최솟값의 경우 1.3%의 오차로 예상과 비슷하였다.(C) 4.2(A)에서 기록한 파형을 분석하고, 예비보고서에서 설계한 회로와 같은지, 다르면 그 이유를 설명한다.-작은 값이라 % 오차로는 크게 발생하였지만, 실제 차이는 0.2V 정도의 오차가 발생하였다. 실제로 파형의값을 구할 때에도 값의 변화가 있어 평균적으로 시뮬레이션 값과 비슷함을 알 수 있었다.3.3 설계한 Clamping회로의 구현 및 동작(A) 그림 14.2의 회로를 구성하고, 의 파형을 관찰하여 기록한다.2.91V만큼 올라간 파형을 볼 수 있었다.(B) 위의 실험에서, R=5㏀으로 바꿔서 의 파형을 관찰하여 기록한다.(C) 4.3(A) 실험에서 Diode의 방향을 반대로 하여 의 파형을 관찰하여 기록한다.Vavg=-3.7V로 전압의 부호가 반대로 바뀌고 전위차(Vavg) 또한 증가하였다.(D) 설계실습 계획서 3.2.2에서 설계한 회로를 구성하고, 의 파형을 관찰하여 기록한다.3.4 구현한 Clamping회로의 비교 및 분석(A) 4.3(A)에서 기록한 파형을 분석한다.-정현파 그래프의 DC전압이 0에서 2.91V로 증가한 파형을 볼 수 있었다.(B) 4.3(B)에서 기록한 파형을 4.3(A)와 비교하여 검토하여라. 파형이 변하였는가? 그 이유를 설명한다.-정현파 모양을 띄는 것은 같지만, 파형의 극댓값부분에서 찌그러진 모양을 볼 수 있었다. 그 이유는 (A)와 비교하여 RC값이 작아졌기 때문에 커페시터가 완전히 충, 방전되지 않았기 때문이라고 생각했다. 참고로 Vavg값이 2.41V로 (A)에 비교하여 0.5V감소하였다.(C) 4.3(D)에서 기록한 파형을 4.3(A)와 비교하여 검토한다.-Vavg값이 -3.7V로 4.3.(A)와 비교하여 부호가 반대로 바뀌었으며 Vavg의 크기가 증가하였다.4. 결론이번 실험에서는 limiting, clamping 회로를 설계, 구현하고 결과를 분석하는 실험을 하였다. 예비보고서를 급하게 준비하였지만 이전의 실험들보다는 훨씬 간단한 실험이었다.먼저, Limiting회로의 설계, 구현한 결과 Limiting이라는 이름에서 알 수 있듯이 일정한 전압이상의 값만 출력하거나 일정한 전압 이하의 값만 출력하는 회로였다. 제일 먼저 설계한 회로의 Cut in 전압은 약 0.5 V정도로 측정되었다. 이 값은 Pspice상에서의 시뮬레이션 값(0.65)과 23%의 오차를 보였다. 가장 큰 원인은 다이오드 소자의 오차 때문이라고 생각된다. Cut-in 전압이 약간 둥글게 관측되는 이유는 다이오드가 지수모델, 즉 ‘ID = IS [exp(VD/VT) - 1] ≒ IS exp(VD/VT)’의 형태를 띄기 때문이라고 생각 하였다. 그 다음 실험에서는 POWER SUPPLY를 연결하여 3V이상의 값을 출력하거나 3V이하의 값만 출력하는 회로를 설계하였다. 각각 2.3V, 3.7V의 전압을 Power supply를 이용하여 인가하였는데 이를 통해 cut-in전압은 0.7V라는 것을 알 수 있었다.다음으로는 Clamping회로를 설계, 구현한 결과 정현파 그래프의 DC전압이 바뀐다는 것을 알 수 있었다.또한 저항을 1000KΩ에서 5KΩ으로 바꾸었더니 정현파 모양을 띄는 것은 같지만, 파형의 극댓값부분에서 찌그러진 모양을 볼 수 있었다. 그 이유는 (A)와 비교하여 시정수인 RC값이 작아졌기 때문에 커페시터가 완전히 충, 방전되지 않았기 때문이라고 생각했다. 그리고 Vavg값이 2.41V로 앞의 실험결과의 2.91V와 비교하여 0.5V감소하였다. 그 다음, 회로에서 다이오드를 반대로 설계하였더니 Vavg값이 -3.7V로 4.3.(A)의 결과값인 2.91V와 비교하여 부호가 반대로 바뀌었으며 Vavg의 크기가 증가함을 발견 할 수 있었다.이번 실험은 다이오드의 특성인 한쪽 방향으로만 전류를 흐르게 하는 성질을 알 수 있었으며, 커페시터를 이용하여 Clamping회로를 구현 할 수 있다는 것을 알 수 있었다. 다이오드는 2학년 2학기 기초전자회로 때 배웠던 부분이었지만 시간이 지나 그 원리와 동작이 기억이 나질 않았다. 실험을 준비하고 결과보고서를 작성하면서 다시 공부 할 수 있었던 유익한 실험이라고 생각하며 실험진행을 도와 주신 교수님과 조교님 그리고 항상 함께 실험을 한 우리 조원들에게 감사하다.5. 참고문헌1. Sedra smith “micro electric circuits 7th edition’, 2016PAGE * MERGEFORMAT8

공학/기술| 2020.11.26| 8페이지| 2,000원| 조회(152)

결과레포트, 전자회로설계실습, Limitting

미리보기

닫기
[A+결과레포트 전자회로설계실습]11. BJT와 MOSFET을 사용한 구동회로

전자회로설계실습 결과보고서11. BJT와 MOSFET을 사용한 구동회로담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 BJT를 이용한 LED 구동회로 설계 및 구현.4. 결론5. 참고문헌1. 요약이번 실험에서는 LED와 BJT를 사용하여 TTL레벨의 전압으로 동작하는 LED 구동회로를 설계, 구현하고 결과를 분석하는 실험을 하였다. 설계를 하기 전 LED datasheet를 읽는 법을 숙지하였다. Absolute maximum rating을 넘으면 LED가 타버린다는 사실과 의 f는 forward bias를 뜻하는 사실, 그리고 전류와 전압이 항상 같이 표기되는데 이는 소비전력을 알기 위함이라는 사실을 알 수 있었다. 그리고 function generator의 TTL단자(transistor-transistor logic)를 이용하여 LED구동회로의 입력전압으로 인가하였다. 전압의 Amplitude를 바꾸어 설정하여도 항상 5V를 출력한다는 것을 알 수 있었다.2. 서론발광다이오드는 순방향으로 Hyperlink "https://ko.wikipedia.org/wiki/%EC%A0%84%EC%95%95" o "전압" 전압을 가했을 때 Hyperlink "https://ko.wikipedia.org/wiki/%EB%B0%9C%EA%B4%91" o "발광" 발광하는 Hyperlink "https://ko.wikipedia.org/wiki/%EB%B0%98%EB%8F%84%EC%B2%B4_%EC%86%8C%EC%9E%90" o "반도체 소자" 반도체 소자이다. LED(Light Emitting Diode)라고도 불린다. 발광 원리는 Hyperlink "https://ko.wikipedia.org/wiki/%EC%A0%84%EA%B3%84_%EB%B0%9C%EA%B4%91" o "전계 발광" 전계 발광 효과를 이용하고 있다. 또한 수명도 Hyperlink "https://ko.wikipedia.org/wiki/%EB%B0%B1%EC%97%B4%EB%93%B1" o "백열등" 백열등보다 더 길다.발광다이오드의 색은 사용되는 재료에 따라서 다르며 Hyperlink "https://ko.wikipedia.org/wiki/%EC%9E%90%EC%99%B8%EC%84%A0" o "자외선" 자외선 영역에서 Hyperlink "https://ko.wikipedia.org/wiki/%EA%B0%80%EC%8B%9C%EA%B4%91%EC%84%A0" o "가시광선" 가시광선, Hyperlink "https://ko.wikipedia.org/wiki/%EC%A0%81%EC%99%B8%EC%84%A0" o "적외선" 적외선 영역까지 발광하는 것을 제조할 수 있다3. 설계실습 내용 및 분석3.1 BJT를 이용한 LED 구동회로 설계 및 구현(A) 함수발생기 신호와 LED에 걸리는 전압파형이 동시에 한 화면이 보이도록 오실로스코프로 측정하고 저장, 제출한다.옴의 법칙과 LED 와 BJT의 DATASHEET에서의 조건(2V,20//saturation조건)을 이용하여 BJT의 collector부분의 저항(R1)을 2150Ω으로 설계하였고 실제 실험에서는 2147Ω으로 실험하였다.또한 LED와 DC전압 사이의 저항(R2)은 140Ω으로 설계하였고 실제 실험에서는 146Ω으로 실험하였다.입력전압은 TTL단자를 이용하여 1Hz의 주파수로 인가하였다.설계한 회로구현한 회로TTL로 인가한 파형LED통과 후 파형BJT ON전류가 흐른다.LED 불이 켜진다.BJT OFF전류가 흐르지 않는다.LED 불이 꺼진다.이후에 주파수를 증가시켜 LED의 점멸속도가 점점 빨라짐을 알 수 있었고 저항R2를 작게할수록 LED에 더 많은 전압이 인가되어 더 밝게 빛났다.(B) LED에 걸리는 전압을 이용하여 LED에 흐르는 전류를 계산한다. 설계값에 대한 오차는 얼마이며 그 이유는 무엇이라 생각하는가?LED의 데이터시트의 값인 20Ma가 흐르도록 설계하였다. LED에 걸리는 전압을 측정하지 않아 오차를 구하기 힘들었으나 LED가 정상적으로 동작하기 때문에 정상적으로 전류가 흐른다고 판단하였다.4. 결론이번 실험은 BJT와 LED를 이용한 실험이였다. 처음으로 BJT와 LED를 다루어 보았는데 교수님께서 이해하기 쉽게 설명해주시고 실제로 우리가 알아야 하는 것인 DATA SHEET분석 하는 법을 가르쳐주셔서 많은 도움이 되었다.LED에 대한 data sheet분석 결과 LED의 적정 voltage는 2V 이고 current는 20mA 라는 것을 확인했다.이를 통해 각 소자의 값들을 결정하였디.설계과정에서 각 노드의 전압을 예측한 결과, LED가 구동하는 경우 data sheet에 따라서 2V의 전압이 걸리게 되고 BJT는 saturation 되었을 경우 0.2V의 전압이 걸리게 된다. 입력전압으로 V2인 5V를 주었기 때문에 남은 2.8V가 R2에 걸려야 했다.그 결과, Datasheet에 따라 LED에 20mA의 전류가 흘러야 했고, R2의 저항과 직렬로 연결이 되어 있기 때문에 옴의 법칙을 사용하면 이라는 값이 나오게 된다.LED가 구동하는 경우 V1은 입력전압으로 5V를 입력해 주었고 BJT가 saturation되었을 경우 0.7V가 걸리게 된다. 따라서 남은 4.3V가 R1에 걸려야 하고 BJT가 saturation이 되기 위해서는 R2에 흐르는 전류의 약 1/10이 흘러야 하기 때문에 2mA로 생각할 수 있다.따라서 옴의 법칙을 이용해서 R1의 크기를 정하면 의 값이 나오게 된다.결과적으로, 입력이 5V일 때(디지털신호 1과 같음) BJT가 성공적으로 saturation 되어서 LED가 켜지는 것을 확인했으며, 입력이 0V일 경우(디지털신호 0과 같음) BJT가 동작하지 않게 되고 따라서 open되는 효과가 생겨 LED에 불이 들어오지 않는 것을 확인했다.여태 들었던 실습강의중에 교수님이 가장 열정적이고 학생들의 눈높이에 맞추어 가르쳐주셨다고 생각한다. 또한, 보고서 작성법부터 DATA SHEET보는법, 실험 회로도 짜는 법까지 세세하게 피드백해주신 교수님께 진심으로 감사하다는 말씀을 전해드리고 싶다. 윤태준 조교님도‘저도 학부생 떄 이해가 안됬던부분인데..’라는 말과 함께 이해하기 쉽게 설명해주시고 간식도 주셔서 실험에 많은 도움이 되었다.5. 참고문헌1. Sedra smith “micro electric circuits 7th edition’, 2016PAGE * MERGEFORMAT2

공학/기술| 2020.11.26| 5페이지| 2,000원| 조회(306)

결과레포트, 전자회로설계실습, BJT와 MOSFET

미리보기

닫기
[A+결과레포트 전자회로설계실습]10. CMOS Inverter, Tri-state 설계

전자회로설계실습 결과보고서10. CMOS Inverter, Tri-state 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 CMOS Inverter의 구현 및 동작3.2 Tri-state의 구현 및 동작4. 결론5. 참고문헌1. 요약이번 실험에서는 집적회로에 많이 사용되는 CMOS Inverter의 구현 및 동작을 알아보는 실험을 하였다. 그 결과, 가 증가하면 의 크기가 증가하고 의 크기가 증가한다는 것을 수치 상으로 얻을 수 있었다. 그 다음, CMOS inverter 회로를 구성하고, 입력에 0V에서 5V까지 DC 전압을 서서히 증가시켜 그에 따른 출력 전압을 기록한 결과 Low-pass filter 처럼 동작 함을 그래프를 통해 알 수 있었다. 또한=약 200㎲로, =약 130㎲로 측정되었고. 이를 통해 의 값과 의 값이 다르므로 실제 회로는 symmetric하지 않음을 알 수 있었다. NMOS의 문턱전압은 =3.15이였고, 의 값을 실험에서 얻은 전압 값과 전류 값을 통하여 계산하였다. 또한 PMOS의 문턱전압은 =-2.3564이였고 =3.648m=0.003648로 보다 3배 정도 크다는 것을 알 수 있었다. 그리고 =44.26 ㎲, =210 ㎲의 값을 계산을 통하여 얻었다. 그리고 직접 측정한 그래프상의 Noise margin의 값과 4.1(D)에서 구한 값들을 사용하여 구한 Noise margin의 값의 오차율은 , 각각 -23.247%, -39.25%이다.요약하면, =0.8 V, =, = =44.26 ㎲, =210 ㎲의 값들을 계산을 통해 얻었고 실험 값과의 오차율은 각각 -9.375%, -23.247%, -39.25%, 77.87%, 61.58%로 매우 큰 값이 나왔다. 이와 같은 오차율이 크게 나오는 이유는 첫 째, 인 점을 정확하게 그래프에서 파악할 수 없으며 MC14007UB 소자의 내부 parameter들의 오차와 둘 째,실제 회로는 symmetric하지 않기 때문에 symmetric하다고 가정작은 출력저항이 측정되었다. 그 결과, e=5V일 때의 파형을 보면 이 회로는Inverter mode로 작동 함을 알 수 있었다.CMOS, Tri-state Inverter를 성공적으로 설계하고 구현하였고 그 결과, 특징을 잘 알 수 있었던 성공적인 실험이었다.2. 서론CMOS는 PMOS와 NMOS의 대칭 쌍을 이용한 집적회로를 구성하는 기술이다. 그리고 CMOS의 중요한 특성은 높은 노이즈 내성과 낮은 전력 소모이다. 한 쌍의 트랜지스터 중 하나는 항상 꺼져 있기 때문에, 직렬조합은 켜기와 끄기 사이를 전환하는 동안 전력을 순간적으로 소비하기 때문에 열을 많이 발생시키지 않는데 이러한 특성 때문에 집적회로에 많이 사용된다. 그리고, PMOS와 NMOS 트랜지스터의 출력은 상보적이므로 입력이 낮으면 출력이 높고 입력이 높으면 출력이 낮다. 이러한 입력 및 출력 동작 때문에 CMOS 회로의 출력은 입력의 역이다.Tristate inverter는 출력상태가 3가지인 inverter이다. 그 형태는 HIGH, LOW, High-impedance 이 3가지이다. e=1이면 input과 output은 연결되어 Inverter mode로 작동하고, e=0일 때에는 input과 output은 연결되지 않아 신호가 전달 되지 않는다. 이것을 이용하여 출력단이 공통으로 묶여 있는 경우에 사용한다. 여래 개의 출력을 하나로 묶을 때에는 각 출력단의 상태에 따라 단락회로가 될 수 있기 때문에 소자에 치명적인 손상이 발생할 수 있다. 따라서 이를 방지하기 위해 사용하는데 대표적으로는 컴퓨터의 데이터 버스(CPU와 주변장치, 메모리 등)에서 많이 사용한다.3. 설계실습 내용 및 분석3.1 CMOS Inverter의 구현 및 동작(A) 그림 11.1(a)에서 에 4V, 8V를 인가하여 그에 따른 , 를 측정하고, 같은 방식으로 그림 11.1(b)에서도 이것을 반복한다.‣ 그림 11.1(a) NMOS3.7 V4.9V0.3 mA3.1mA‣ 그림 11.1(b) PMOS-2.55 V-4.2 금씩 증가시키고 천천히 변하는 지점에서는 많이 증가시켰다.DC 전압(V)출력 전압(V)050.55.15.2642.35.2462.45.2012.75.1142.854.9682.864.6292.92.3982.950.306540.0750.005(C) 그림 11.3 CMOS Inverter 출력부분에 을 연결하여 회로를 구성하고, 출력전압을 그래프로 나타낸다. , 를 측정한다.먼저, Function generator 상에서 Offset voltage를 1.25V를 입력하여 출력전압이 -2.5V~2.5V사이에 있도록 하였다. =약 200㎲, =약 130㎲임을 알 수 있었고 의 값과 의 값이 다르므로 실제론 소자가 symmetric하지 않음을 알 수 있다.(D) 4.1(A)에서 측정한 , 으로 3.1.1(B)를 참고하여 의 값을 구한다.-NMOS의 경우‣ VDD=4 V일 때,‣ VDD=8 V일 때,에 관한 두 식을 연립하여 풀면, =3.98 V 와 3.15V가 나온다.하지만 NMOS가 saturation 영역에서 작동해야 하므로 =3.15이다.그 결과, 이다.-PMOS의 경우‣ VDD=4 V일 때,‣ VDD=8 V일 때,에 관한 두 식을 연립하여 풀면, =2.3564V와 -2.3564V로 계산된다.PMOS의 는 음의 값이므로 =-2.3564이다.이걸 식에 대입하여 풀면 =3.648m=0.003648로 보다 3배 정도 크다는 것을 알 수 있다.(D) 4.1(B)에서 기록한 값을 이용하여 그래프(Excel 이용)로 나타낸다. 그래프가 이론부의 그림 11.3과 같은가? 같지 않으면 그 원인을 분석한다. 직접 측정한 그래프상의 , Noise margin의 값과 4.1(D)에서 구한 값들을 사용하여 구한 , Noise margin의 값을 비교하여 분석한다.‣ 이론부의 그림 11.3과 같이 그래프가 나온다.‣ 직접 측정한 그래프 상의 값은 =2.85 V, , , , =1.3 V, , 이다. 이를 통해 , 을 구해보면, = -= 이다.‣ 4.1(D)에서 구한 값들을 사용하여 구한 , 르므로 실제론 symmetric하지 않기 때문에 symmetric하다고 가정한 위의 식을 사용하면 오차가 나올 수밖에 없다.(E) (D)에서 구한 값들을 사용하여 , 의 값을 구하고, 4.1(C)와 비교하여 분석한다.‣ VDD=5 V, C=0.1 ㎌=44.26 ㎲=210 ㎲실제 회로에서는 =약 200㎲, =약 130㎲과 같이 나왔다. 오차율은 각각, -77.87%, 61.58%가 나왔다. 이와 같은 오차가 발생한 이유는 MC14007UB 소자의 내부 parameter들이 datasheet의 내용과 다르기 때문이고, 실제론 symmetric하지 않기 때문에 symmetric하다고 가정한 위의 식을 사용하면 오차가 나올 수밖에 없기 때문이다.3.2 Tri-state의 구현 및 동작(A) 3.1.2에서 설계한 회로를 구성하고, e 에 아무 신호도 입력하지 않았을 때 a에 사각파(0~5V, 1kHz)를 입력하여 출력 y에 각각 나오는 신호를 표로 나타내고 이때 출력저항을 측정한다. 또 e에 5V를 입력할 때 a에 사각파(0~5V, 1kHz)를 입력하여 출력 y에 각각 나오는 신호도 동시에 표로 나타내고 이때 출력 저항을 측정한다.위의 회로도에서 볼 수 있듯이 enable단자에는 다른 전압이 들어가야 하므로 2번째 cmos단에서의 nmos, 3번째 cmos단에서의 pmos를 사용하였다.‣ e=0V 일 때,출력저항의 값이 매우 커 출력전압 값이 0V가 나옴을 알 수 있다.‣ e=5V 일 때,출력전압이 700mV로 나오므로 출력저항을 계산 할 수 있다.이를 연립하여 출력저항 R을 구해보면, R=1.00458㏀이다.e의상태[디지털]e=0V(low)e=5V(high)인가한 전압a=0V(NMOS)a=5V(PMOS)a=5V(NMOS)a=0V(PMOS)출력전압0v700mV출력상태High impedanceLowHigh(B) 4.2(A)에서 구한 표를 분석하여, 출력저항이 크게 측정됐는지 살펴보고, 높은 출력저항이 회로에서 어떻게 사용되는지 설명한다.‣ e=0V일 때, 출력전압이 0V의 개념이 부족하였고 Tri-state inverter는 처음 본 회로여서 예비보고서 작성과 결과보고서 작성에 어려움을 겪었다. 먼저, CMOS회로를 구성한 뒤, 에 4V, 8V를 인가하여 그에 따른 , 를 측정하였다. 그 결과, 가 증가하면 의 크기가 증가하고 의 크기가 증가한다는 것을 수치 상으로 얻을 수 있었다. 그 다음, CMOS inverter 회로를 구성하고, 입력에 0V에서 5V까지 DC 전압을 서서히 증가시켜 그에 따른 출력 전압을 기록한 결과 Low-pass filter 처럼 동작 함을 알 수 있었다. 또한, , 를 측정하였더니 =약 200㎲, =약 130㎲로 나타났다. 이를 통해 의 값과 의 값이 다르므로 실제 회로는 symmetric하지 않음을 알 수 있었다.NMOS가 saturation 영역에서 작동해야 하므로 =3.15이였고, 의 값을 구하였다. 또한 PMOS의 는 음의 값이므로 =-2.3564이였고 =3.648m=0.003648로 보다 3배 정도 크다는 것을 알 수 있었다. 그리고 =44.26 ㎲, =210 ㎲의 값을 얻는다는 것을 알 수 있었다.요약하면,=0.8 V, =, = =44.26 ㎲, =210 ㎲값을 얻었고 실험 값과의 오차율은 각각 -9.375%, -23.247%, -39.25%, 77.87%, 61.58%로 매우 큰 값이 나왔다. 이와 같은 오차율이 크게 나오는 이유는 인 점을 정확하게 그래프에서 파악할 수 없으며 MC14007UB 소자의 내부 parameter들의 오차와 실제 회로는 symmetric하지 않기 때문에 symmetric하다고 가정한 위의 식을 사용한 것이었다.두 번째 실험인 tri-state inverter를 설계,구현하는 실험에서는 출력저항을 통하여 상태를 구별하고 어떤 역할을 하는지 알 수 있었다.e=0V일 때, 출력전압이 0V이므로 출력저항은 ∞로 매우 크다. 그 이유는 Transmission gate의 PMOS, NMOS 둘 다 off(조건: NMOS의 GATE에 0V, PMOS의 GATE에 5V)AT12

공학/기술| 2020.11.26| 12페이지| 2,000원| 조회(175)

결과레포트, cmos inverter, 전자회로설계실습

미리보기

닫기
[A+결과레포트 전자회로설계실습]9. Current-Steering 회로와 Differential Amplifier 설계

전자회로설계실습 결과보고서9. Current-Steering 회로와 Differential Amplifier 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 Current steering회로의 구현3.2 Differential amplifier 회로4. 결론1. 요약이번 실험에서는 NMOS을 이용하여 Current-steering 회로와 differential amplifier를 설계, 구현, 측정하는 실험을 하였다.Current-steering 회로를 실제로 구현한 결과, 1.03 mA의 출력전류(drain-current) 값을 얻었다. 이 실험 값은 pspice상 시뮬레이션 결과 얻은 출력전류인 1 와 3%의 오차율을 보였으므로 설계, 구현을 잘 하였다고 생각하였다.의 drain-current를 측정한 결과 1.03 mA를 얻었으며, 이는 pspice상 시뮬레이션 결과 얻은 drain-current(1 mA)와 3%의 오차율을 보였다. 또한, 의 gate-source voltage을 측정한 결과 2.17V로 측정 되었으며 이는 시뮬레이션 값(2.198V)와 1.29%의 오차율을 보였다. 그리고, M1의 는 2.17V로 M1의 와 같게 출력되었다. 그 이유는 M1의 Drain과 Gate가 전선으로 연결되어 있기 때문이고 PSPICE상 시뮬레이션 결과와 실험 값의 오차율은 1.29%로 측정되었다. M2의 는 10V에 근사한 값이 출력되었다. 그 이유는 10Ω 저항을 연결하여서 10V의 전원전압이 최대한 M2의 drain에 걸리도록 설계하였기 때문이고 그 결과, PSPICE상 시뮬레이션 결과와 실험 값의 오차율은 0%로 측정되었다PSPICE시뮬레이션과 실제 실험에서 M1, M2 모두 saturation조건인, -Vt≤ 을 만족하므로 이 실험에서 M1, M2는 모두 saturation영역에서 동작함을 알 수 있었고, 그 결과 Current steering회로가 잘 동작함을 알 수 있었다.differential amplifi 49%로 계산되었고 오차의 원인은 바로 위의 오차의 원인과 같은 이유다.마지막으로 CMRR을 계산 하는 실험에서 는 0 V에 가까운 값으로 측정되었다. 따라서=0 V 이므로, 의 식에 의해 라는 결과를 얻을 수 있었다. 이론상의 CMRR 값과 같은 결과를 얻은 실험이라고 분석하였다.결과적으로, Current steering회로의 설계와 구현을 잘 되었지만, Differential amplifier회로의 설계와 구현과정에서 오류가 발생하였음을 알 수 있었다.2. 서론이전에 Bias를 할 때, 저항을 이용하였지만 IC(집적회로)를 구현함에 있어서 기존의 저항을 사용하면 공정상 문제가 발생한다. 따라서 IC회로에서는 MOSFET을 이용하여 일정한 전류를 흘려줌으로써 Bias를 결정한다. 그 방법은 gate의 사이즈, 즉 W/L만 바꾸는 방법으로 전류를 조절한다. 이것이 Current steering이다.Differential amplifier를 사용하면 2개의 입력에 동시에 들어오는 잡음 등의 성분을 제거할 수 있다. 이러한 differential amplifier의 능력을 CMRR(Common Mode Rejection Ratio)이라 한다.3. 설계실습 내용 및 분석3.1 Current-steering 회로의 구현3.1.1 Current-steering 회로(A) 3.1.1에서 설계한 회로(그림 9-1)를 구현한다. (출력전류가 1 mA가 되도록 저항 을 조절한 후 그 값을 기록한다.)→ 이 7.89 일 때, 1.03 mA의 출력전류(drain-current) 값을 얻었다.(B) 해당 전압을 인가한 후, 각각의 drain-current, gate-source voltage, drain-source voltage를 측정, 기록한 후 각 MOSFET의 동작영역을 설명한다.예측 값실제 값오차율(drain-current)1 mA1.03 mA3%(gate-source voltage)2.198 V2.17 V1.29%(drain-source voltage)2.198V2.1실험 값의 오차율은 0%로 측정되었다PSPICE시뮬레이션과 실제 실험에서 M1, M2 모두 saturation조건인, -Vt≤ 을 만족하므로 이 실험에서 M1, M2는 모두 saturation영역에서 동작한다.(C)설계실습계획서의 3.2.1에서 설계한 그림 9-2 회로를 구성한다.설계사양(1)인 Differential-mode output resistance 약 4㏀을 만족시키기 위하여 R2, R3를 모두 8㏀으로 설계하였다.3.2 Differential amplifier 회로(A) 입력전압을 v1=0.4sin(1200πt)[V], v2=0.2sin(1200πt)[V]를 발생시켜 회로의 입력으로 사용한다. (하나의 function generator를 사용하여 입력전압 를 만드는 법을 기술한다.) 출력 파형에 대하여 분석하여 서술한다.*하나의 function generator를 사용하여 입력전압 를 만드는 법- 같은 크기의 저항(10) 2개를 직렬로 연결한 뒤, v1=0.4sin(1200πt)[V]을 A에 인가한다. 그러면 A에서는 v1=0.4sin(1200πt)[V]을 사용 할 수 있다. 그리고 B노드에서는 Voltage division에 의해 0.2sin(1200πt)[V]를 사용 할 수 있다.그림1. 입력파형그림2. 출력파형→입력파형은 그림1과 같이 Vpp값이 816mV와 408mV로 측정되었다. 이론 값과 실제 출력 값의 오차는 2%로 만족할 수 있는 값이 출력되었다. 입력전압의 차이(V1-V2)의 값은 408mV이다.출력파형 또한 그림2와 같이 파형은 정상적으로 출력되었지만 Vpp값이 780mV와 380mV로측정되었다.출력전압의 차이(V1-V2)의 값은 400mV로 differential voltage gain,= =400/408[V/V]=0.98[V/V]로우리가 원하는 50배 증폭이 되지 않았다. 증폭이 되지 않은 이유는 설계를 잘 못하였기 때문으로 생각된다.결과적으로, 실험이 잘 안되었으며 이후의 3.2.(B)부터는 실험이 잘 되었던 조의 자료를 분 설계사양(2)의 gain(50 V/V)에 비해 작은 값이다. 오차율은 49%로 계산되었고 오차의 원인은 그래프를 분석하면서 언급했던 것과 같은 이유다.(D) common-mode voltage gain(midband gain)을 실험적으로 구한다. CMRR또한 구한 후 결과가 계획서와 다를 시 그 이유를 분석, 서술한다.→ 측정 결과 는 0 V에 가까운 값으로 측정되었다. 따라서 =0 V 이므로, 의 식에 의해 라는 결과를 얻을 수 있다.는 0 V에 가까운 값으로 측정 되어 이론상의 이상적인 값과 같은 결과를 얻은 실험이라고 분석하였다.(E) Differential mode 출력 저항을 실험적으로 구하는 방법을 생각하여 구한다. 그 후 이론값과 다르다면 그 이유를 분석, 서술한다.→ 연결된 전원들을 모두 단락 시키고 test voltage를 걸어준다. 그리고 그로인한 전류를 측정하면, differential mode의 출력 저항을 계산해낼 수 있다. 이론에서도 전류원과 전압원은 단락 시키고 계산을 하기 때문에 이와 같은 방법을 생각하였으며 test voltage값에 따라 이론값과 달라질 것 이라고 생각한다.4. 결론이번 실습은 Current mirror를 이용한 전류를 손쉽게 조정할 수 있는 current steering회로를 설계, 구현하였다. 또한, Differential amplifier를 사용하여 2개의 입력에 동시에 들어오는 잡음 등의 성분을 제거할 수 있는 differential amplifier 회로를 설계, 구현하여 그 출력파형과 주파수 응답을 확인하였다. 그리고 이러한 differential amplifier의 잡음 등의 성분을 제거할 수 있는 능력인 CMRR(Common Mode Rejection Ratio)을 , 이 식을 통해 알아 보았다.3.1.1 (A) 실습에서는 1.03 mA의 출력전류(drain-current)를 얻었고 이는 우리가 pspice상에서 시뮬레이션 결과 얻었던 값(1)과 3%의 오차율을 보였다. 오차의 원인은 실제 가변상 시뮬레이션 결과와 실험 값의 오차율은 0%로 측정되었다. 이를 통해 PSPICE시뮬레이션과 실제 실험에서 M1, M2 모두 saturation조건인, -Vt≤ 을 만족하므로 이 실험에서 M1, M2는 모두 saturation영역에서 동작하고 Current mirror가 잘 된다는 사실을 알 수 있었다. 이 실험의 오차의 원인은 3.1.1(A)의 오차의 원인과 동일하다.3.2 (A)에서는 differential voltage gain,= =400/408[V/V]=0.98[V/V]로 우리가 원하는 50배 증폭이 되지 않았다. 대부분의 조에서 원하는 이득을 못 얻었는데 이를 통해 회로 설계에서 실수가 발생 하였음을 알 수 있었다. 결과적으로, 실험이 잘 안되었으며 이후의 3.2.(B)부터는 실험이 잘 되었던 조의 자료를 분석하여 작성 하였다.3.2(B)에서는 Differential amplifier의 주파수 특성을 알아보는 실험을 하였고 pspice시뮬레이션 결과와 실제 실험결과는 Lowpass 의 주파수응답을 보였다. 하지만 3dB frequency는 약 300kHz의 값을 보여 이론값(3.833MHz )과 많은 차이를 나타냈다. 오차의 가장 큰 원인은 시뮬레이션에서의 V1, V2조건과 실제 실험에서 V1, V2조건의 차이 때문이다. 기타 원인으로는 위에서 기술한 저항의 내부저항과 가변저항의 오차, 그리고 MOSFET소자의 오차 때문이라고 생각한다.Common mode gain을 구하는 (D)의 실습에서는, 는 0 V에 가까운 값으로 측정되었다. 따라서 =0 V 임을 알 수 있었고, 의 식에 의해 라는 결과를 얻었다. 이는 이상적인 결과이다. CMRR에 대해 추가적으로 설명하자면, CMRR은 공통 모드 신호가 측정기에 얼마만큼 나타내는지 보여주는 척도이기 때문에 매우 중요한 특성이다. CMRR의 크기는 신호의 Hyperlink "https://ko.wikipedia.org/wiki/%EC%A3%BC%ED%8C%8C%EC%88%98" o "주파수" 주파수와 함

공학/기술| 2020.11.26| 12페이지| 2,000원| 조회(175)

결과레포트, Current-Steering, 전자회로설계실습

미리보기

닫기
[A+결과레포트 전자회로설계실습]8. MOSFET Current Source와 Source Follower 설계

전자회로설계실습 결과보고서8. MOSFET Current Source와 Source Follower 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 Current Source의 구현3.2 Current Source의 특성 검증3.3 Source Follower의 구현4. 결론1. 요약이번 실험에서는 NMOS를 사용하여 Current source를 설계, 구현하고 특성을 검증하였다. 또한, Source Follower를 설계하고 구현하였다.먼저, Current source를 설계, 구현 한 결과 두 MOSFET(M1, M2)의 Gate-Source전압이 같음을 알 수 있었다. 그리고 동일한 MOSFET(2N7000/FAI)을 사용하였으므로, 임을 PSPICE 시뮬레이션 결과 얻었지만, 실제 실험을 한 결과, 값은 옴의 법칙에 의해 9mA로 계산 되었다. 오차는 1Ma로 작지만, 오차율은 10%로 크게 측정되었다. 이렇게 큰 오차율이 발생한 원인으로는 첫째, 기준 값이 10Ma로 상당히 작은 값이기 때문이고 두 번째는 가변저항의 오차(0.39%의 오차율)때문이다. 그리고 세번 째는 우리가 사용한 MOSFET은 이상적이지 않으므로 소자 자체의 오차가 발생하기 때문이라고 생각하였다.이어서 Current Source의 특성 검증을 확인하는 실험을 한 결과, , =10Ma로 계산 되었다.오차의 원인은 위와 같이 current source를 설계, 구현과정에서 생긴 원인과 동일하다고 생각하였다.그 다음, 그래프를 통하여 저항의 값이 커질수록 값이 작아지다가 saturation 영역()을 벗어나게 되므로 current mirror가 되지 않음을 확인 하였다. 즉, R=500부근에서부터 전류의 값이 일정한 비율에 따라서 감소한다는 것을 알 수 있었다.그 다음, Source follower설계하고 구현하는데 Biasing 하는데 문제가 발생하여 다른 조의 결과를 분석 하였다. 분석 결과, M2에 흐르는 전류는 1.00156mA로 측정 되접지 증폭기)을 사용한 회로이며 입력 임피던스는 높고, 출력 임피던스는 낮다. 전압이득이 1이 되지 않지만 동작이 안정되고 일그러짐이 적다는 장점이 있으며 주로 최종단에서 출력 임피던스를 낮추거나 전류 증폭을 할 때 사용한다. 그리고, 출력전압이 입력전압을 따라가기 때문에 소스 팔로워(Source Follower)라고도 부른다. .3. 설계실습 내용 및 분석3.1 Current Source의 구현그림 8-1과 같은 회로를 설계한다. 값이 설계한 10 mA가 될 수 있도록 을 조절한다. 이 때 의 값을 측정하여 설계시의 값과 비교, 오차가 생길 시에는 오차의 이유를 분석한다.이 실험에서 을 측정하기 위하여 저항의 양 쪽 노드의 전압을 측정한 후, 옴의 법칙에 따라 을 계산 하였다. PSPICE에서 설계 조건을 로 주었을 때, =10.09mA로 측정 되었다.실제 실험에서의 설계 값은 였으며 양 쪽 노드의 전압을 측정한 후, 옴의 법칙을 따른 결과, =9mA가 계산 되었다.R1의 오차율은 이였다. 그리고 값은 9mA로 계산되었으며, 이 값은 PSPICE에서 설계 후 시뮬레이션 결과의 값인 10.09mA와 약 10%의 오차율을 보였다.이렇게 큰 오차율이 발생한 원인으로는 첫째, 기준 값이 10Ma로 상당히 작은 값이기 때문이다. 둘째, 가변저항의 오차(0.39%의 오차율)때문이다. 그리고 세번 째는 우리가 사용한 MOSFET은 이상적이지 않으므로 소자 자체의 오차가 발생하기 때문이다.3.2 Current Source의 특성 검증(A) 그림 8-1에서 와 사이에 10 저항을 삽입하여 연결한 후 10 저항의 양단의 전압 값을 이용하여 를 측정한다. 4.1의 값과 측정치가 같은 지 비교한 후 다르다면 그 이유를 분석하며 서술한다.- 와 사이의 10 의 저항의 양단 전압을 측정한 후 10 에 걸리는 전압을 계산 해본 결과 10mA가 걸린 것을 확인했으며, 3.1의 값은 9mA로 측정되었다. 오차율은 10%로 계산되었다. 실험 결과, 값과 측정치가 비슷하지만 같지 않은 것으로류 값이 일정한 비율에 따라 작아지게 됨을 알 수 있다.10Ma가 측정될 것으로 예상하였지만 7Ma~10Ma로 측정되었다. 이는 3.2.(A)의 오차의 원인과 같다. 다시 서 술하면, 첫 번째는 기준 값의 단위가 작은 mA단위이기 때문에 저항의 오차나, 2N7000소자 자체의 오차에도 크게 영향을 받기 때문이다. 즉, MOSFET소자의 오차와 저항의 고유 오차의 영향을 크게 받는다. 두 번째는 10 의 양단에 걸리는 전압을 오실로스코프로 측정할 때, 오실로스코프에서 표시되는 전압이 소수점 첫 번째 까지만 표시되어 정확한 전압 값을 측정하지 못한 것이다.3.3 Source Follower의 구현(A) 설계실습계획서 3.2.1에서 설계한 그림 8-2 회로를 구현한다. 먼저 입력 단(Vs)을 Ground에 연결한 후 M2, M3에 흐르는 전류를 측정하여 기록한다. 두 전류의 값이 같지 않다면 그 이유를 분석하여 서술한다.- 실험 결과 M2에 흐르는 전류는 1.00156mA로 측정 되었고, M3에 흐르는 전류는 약 0.73mA로 측정 되었다. M3에 흐르는 전류는 M3와 M1의 사이에 크기가 10인 저항을 연결해서 그 저항 양단에 걸리는 전압을 측정하고 옴의 법칙을 통해 계산되었다.거의 비슷한 값을 얻긴 했지만 0.27mA의 오차를 보였다. 오차의 원인은 , 이 공식으로 미뤄 볼 때, 비록 같은 소자일 지라도 의 값이 다른 것과 의 값은 온도의 영향을 받는 것임을 알 수 있다. 즉, 전류 값은 같은 소자여도 다른 값과 온도의 영향을 받는 에 의해 오차가 발생한다.(B) 입력단을 3.2.1 (E)에서 구한 조건내의 진폭으로 설정한 후 주파수를 바꾸어 가면서 출력전압(VO)의 진폭을 측정하여 기록한다. 이 때 3.2.1 (D)에서 simulation한 point들을 랩뷰 프로그램을 이용하여 데이터를 수집한다.입력전압 = 1.1V주파수전압1Hz0.34V2Hz0.6V3Hz0.74V10Hz1V100Hz1V1kHz1.03V10kHz1.01V100kHz1V300kHz1V1.4MH수를 Midband내의 주파수인 1kHz로 고정하고 진폭을 변화 시키면서 출력 전압 신호에 왜곡이 나타나지 않은 입력 정현파의 최대 진폭을 측정한다.- 약 4.4V가 되는 지점부터 출력 전압 신호의 극솟값 부근이 saturation 되는 왜곡이 일어났다. 따라서 최대 진폭은 4.4V라고 할 수 있다.4. 결론이번 실험에서는 NMOS를 사용하여 Current source를 설계, 구현하고 특성을 검증하였다. 그리고, Source Follower를 설계하고 구현하였다. 하지만 ‘3.3 source follower 구현’을 하기위한 실험을 하는 과정에서 M3의 게이트 부분에 Bias를 위해 설계한 부분(RG1, RG2)에서 voltage division이 되지 않아 정상적인 실험이 불가능 했다. 계속해서 Bread board에 회로를 설계, 구현하고 트랜지스터와 가변저항을 바꿔 보았지만, voltage division이 이루어지지 않았다. 하지만, 마지막에 RG1, RG2의 값을 둘다 1MΩ으로 바꿔보니 정상적으로 Biasing이 되었지만, 우리가 pspice에서 시뮬레이션 했던 회로와 다른 결과를 출력하여서 ‘3.3 source follower구현’은 다른 조의 결과를 분석하였다.첫 번째, Current source를 설계, 구현 한 결과 두 동일한 MOSFET(2N7000/FAI)의 Gate-Source전압이 같음을 알 수 있었다. 그리고 둘 다, saturation 영역()에서 동작 함을 전압 값을 구해서 알 수 있었다 또한, 임을 PSPICE 시뮬레이션 결과 얻었지만, 실제 실험을 한 결과, 값은 9mA로 옴의 법칙에 의해 계산 되었다. 오차는 1Ma로 작지만, 오차율은 10%로 크게 측정되었다. 이렇게 큰 오차율이 발생한 원인으로는 첫째, 기준 값이 10Ma로 상당히 작은 값이기 때문이다. 둘째, 가변저항의 오차(0.39%의 오차율)때문이고 세 번째는 우리가 사용한 MOSFET은 이상적이지 않으므로 소자 자체의 오차가 발생하기 때문임을 알 수 있었다.그 다이 모두 saturation영역() 에 있는 것이기 때문이다. 또, 그래프에서 전류의 값이 7Ma 부근, 즉, R=500부근에서부터 전류의 값이 급격히 일정한 비율에 따라서 감소함을 알 수 있었는데 이를 통해, 저항 값이 커져 MOSFET이 triode영역()에 있을 때의 전류 값은 옴의 법칙을 따르고, 그 결과 전류 값이 일정한 비율에 따라 감소 함을 알 수 있었다.3.3.(A)의 실험에서 M2에 흐르는 전류는 1.00156mA로 측정 되었고, M3에 흐르는 전류는 약 0.73mA로 측정 되었다. Pspice 시뮬레이션에서는 두 전류의 값이 같았지만 실제 회로를 구현 한 결과, 두 전류는 0.27mA의 오차를 보였다. 오차의 원인은 , 이 공식으로 미뤄 볼 때, 비록 같은 소자일 지라도 의 값이 다른 것과 의 값은 온도의 영향을 받는 것임을 알 수 있다.3.3.(D)에서는 Low Pass filter와 High pass filter를 적용한 특정 주파수 대역내의 신호만 감쇄 없이 통과 시키며, 나머지 주파수 신호는 감쇄 시키는 Band pass filter임을 3.3.(C)의 Bode plot을 통해 알 수 있었다. Midband의 값과 3dB차이나는 값을 가진 주파수는 3Hz 미만의 값과 1.4MHz를 초과한 값임을 알 수 있었다. 그 결과, Midband의 주파수 범위(bode plot에서 가장 큰 값과 동일한 값을 갖는 범위)는 약 100Hz ~ 300kHz를 초과한 값임을 알 수 있었으며 Bandwidth는 1.4MHz를 초과한 값에서 3Hz를 뺀 1.4MHz를 초과한 값임을 알 수 있었다.마지막으로 3.3.(E)에서 주파수를 1kHz로 고정시킨 후 진폭이 왜곡되는 지점을 확인하여 최대 진폭을 확인하였다. 그 결과 약 4.4V부터 파형의 극솟점 부분에서 왜곡이 시작되는 것을 다른 조의 자료를 통해 확인 하였으며, 따라서 최대 진폭은 약 4.4V임을 알 수 있었다.전반적으로 실험을 하는데 어려움이 많았다. 첫 번째는 DC supply를 이용하여 전압을 AT8

공학/기술| 2020.11.26| 10페이지| 2,000원| 조회(225)

MOSFET, 결과레포트, 전자회로설계실습

미리보기

닫기
[A+결과레포트 전자회로설계실습]7.Common Source Amplifier설계

전자회로설계실습 결과보고서7. Common Source Amplifier설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 구현한 Common Source Amplifier의 동작3.2 Common Source Amplifier의 주파수 응답3.3 Common Source Amplifier의 범위내 최대 진폭3.4 Common Source Amplifier with Source Degeneration의 구현 및 동작3.5 설계한 회로 구현 시 수정사항4. 결론1. 요약설계한 Common source Amplifier가 PSPICE의 결과와 비교한 결과 오차율은 2.18%, -5.68%, 0% 를 보였다. 6% 미만의 오차를 보였으므로 설계는 성공적이라고 판단하였다. 하지만 주파수 응답의 오차율이 -111.76%, 65.38%의 오차를 보였고 원인은 DMM을 사용하여 전압을 측정한 것이다. 범위 내 최대진폭을 측정한 실험의 경우, 노이즈가 수시로 변하여서 정확한 값은 측정하지 못하였지만 19.99kHz인 경우의 왜곡되지 않는 최대진폭은 그 범위는 80mV부터 90mV사이로 측정되었다. 18.49kHz인 경우의 왜곡되지 않는 최대진폭은 그 범위는 125mV부터 130mV사이로 측정되었다.그 다음 설계한 Common source Amplifier가 PSPICE의 결과와 비교한 결과 오차율은 -2.28%, 6.01%, 0% 를 보였다. 6% 이하의 오차를 보였으므로 이 또한 성공적인 설계라고 판단 할 수 있었다. 하지만 주파수 응답을 보면 오차가 72.26% , 92.38%, 66.37%, 92.39% 로 측정 되었고 이 원인은 Common source Amplifier에서의 측정방법과 같은 DMM을 통해 측정한 것이다.위의 두 실험에서 얻은 Gain과 Bandwidth를 비교한 결과, 이득은 조금 작아도 입력할 수 있는 전압의 범위가 늘어나 높은 안정성을 보장하는 Common Source Amplifier with Source 동작(A) 설계한 Amplifier를 3.1.2의 (C)에서 설계한 값을 설정한 Function generator에 연결하였을 때 입력과 출력의 파형을 동시에 볼 수 있게 설정하여 저장, 제출한다.Amplitude20Frequency5입력전압=52출력전압=1200전압이득=23.07[V/V](B) 입력단을 접지한 상태에서 각 노드의 전압을 측정하여 계획서와 비교, 제출한다. 오차가 생기면 그 오차의 원인을 분석한다.저항의 내부의 오차와 2N7000부품의 특성으로 인하여 오차가 발생했다고 생각한다. 저항이라 함은 이 회로에 쓰인 모든 저항을 말하는 것이다.3.3 Common Source Amplifier의 주파수 응답(A) Labview프로그램을 사용하여 주파수를 변화시키면서 출력전압의 크기를 저장하는 파일을 만든 후 그 파일을 저장하여 제출 및 설명한다(B) 만든 Labview프로그램을 이용하여 3.1.2의 (D)에서 simulation한 250개의 point에 대한 의 peak to peak를 측정, 표와 그래프로 제출한다.10Hz35100Hz2911kHz4092kHz4133kHz4134kHz4135kHz4116kHz4089kHz40315kHz38417.472kHz37550kHz245100kHz1411MHz510MHz5위의 그래프와 같은 주파수 응답을 보였고 측정방법은 DMM을 이용하여 Vrms값을 구하였다.시뮬레이션과 비슷한 파형인 밴드패스필터와 같은 형태를 띄고 있으며 3dB frequency와 Unit gain frequnecy는 아래에 기술하였다(C) 측정한 결과 그래프에서 3dB frequency와 Unit gain frequency를 구하여, 3.1.2(E)의 결과와 비교한다.실험 값PSPICE 값오차율3dB frequency = 100Hz, 37㎑213Hz, 17.472㎑53.05% / -111.76%Unit gain frequency = 567㎑572.549㎑0.96%Band width=37000-100=36900Hz17472-213=17259H 구한 3dB frequency의 절반 주파수로 고정하고 입력 진폭을 변화시키면서 출력전압 신호에 왜곡이 나타나지 않는 입력 정현파의 최대 진폭을 측정, 제출한다.< 왜곡이 나타나지 않는 입력 정현파의 최대 진폭 : 85>이 진폭 이후로는 정현파의 피크 쪽이 평평하게 되면서 왜곡되기 시작한다. 수시로 노이즈가 변하기 때문에 최대진폭을 정확히 측정하지 못하였고 그 범위는 80mV부터 90mV사이이다.또한, 50Hz일때도 측정하였는데 이 때의 왜곡이 나타나지 않는 입력 정현파의 최대 진폭의 범위는 125mV부터 130mV이다.3.5 Common Source Amplifier with Source Degeneration의 구현 및 동작그림 8-2의 회로에 대해 4.2 그리고 4.3 4.4의 과정을 반복한다.(비교할 때는 같은 MOSFET을 사용한다.) 결론적으로 어느 회로가 좋다고 생각되는지 서술한다.R(SD)=38.8으로 설정하고 실험을 진행하였다.10Hz34.98100Hz2611kHz3322kHz3343kHz3346kHz33310kHz32715kHz31650kHz2161MHz210MHz2실험 값PSPICE 값오차율3dB frequency = 80Hz, 43㎑288.403Hz 564.937㎑72.26% / 92.38%Unit gain frequency = 540㎑1.606MHz66.37%Bandwidth = 42920Hz564937-288= 564649Hz92.39%< 왜곡이 나타나지 않는 입력 정현파의 최대 진폭 : 130>Frenquency가 21.5kHz일때는 입력정현파의 최대 진폭은 130Mv 정도 였으며 50Hz일때는 입력정현파의 최대 진폭은 110mV정도 였다.RMS값을 바탕으로 한 Common Source Amplifier의 전압이득은 28.68[V/V]인 반면 Common Source Amplifier with Source Degeneration의 전압이득은 23.19[V/V]였다. 즉, Common Source Amplifier with Sourc 높은 이득을 얻을 것이냐, 안정되지만 상대적으로 낮은 이득을 얻을 것이냐인데, 대부분의 경우 이득은 조금 작아도 높은 안정성을 보장하는 Common Source Amplifier with Source Degeneration가 사용되므로 이 회로가 더 좋다고 판단하였다.3.6 설계한 회로 구현 시 수정사항본인의 설계대로 구현한 회로가 설계사양을 만족하지 못하는 경우, 무엇을 수정하였는지, 어떻게 수정하였는지 서술한다.예비에서 구현한 회로는 설계사양을 맞추어 선형적인 결과를 얻을 수 있었다. 따라서 실험을 수정하지 않았다.4. 결론설계한 Common source Amplifier가 PSPICE의 결과와 비교한 결과 오차율은 2.18%, -5.68%, 0% 를 보였다. 6% 미만의 오차를 보였고 오차의 원인으로는 저항 자체의 오차(가변저항 포함)와 2N7000 부품의 특성이라고 생각한다.주파수응답을 살펴본 결과 그래프의 파형은 비슷하였고 3dB frequency와 Unit gain frequnecy를 비교한 결과 오차율은 -111.76%, 65.38%의 오차를 보였다. 오차가 이렇게 크게 발생한 원인은 실험결과를 측정한 도구가 DMM이라고 생각한다. DMM을 사용할때는 순수 정현파만 있어야하고 정현파와 DC가 함께 있는 경우에는 오차가 커지고, 고주파의 경우에도 DMM의 한계를 넘어 측정값의 신뢰도가 떨어지기 때문이다. 또한 100이하의 전압을 측정할 때는 노이즈의 영향이 커서 이 또한 측정값은 신뢰하기 어려워 이렇게 오차가 크게 발생하였다. Bandwidth를 계산 한 결과 36.9kHz가 측정되었고 -113%의 오차율을 보였다.앞으로 있을 실험에서는 DMM을 통한 측정은 지양하고 다른 기기를 이용하여야 한다고 생각한다.범위 내 최대진폭을 측정한 실험의 경우, 노이즈가 수시로 변하여서 정확한 값은 측정하지 못하였지만 19.99kHz인 경우의 왜곡되지 않는 최대진폭은 그 범위는 80mV부터 90mV사이로 측정되었다. 18.49kHz인 경우의 왜곡되지 않는 최대진폭 저항 자체의 오차(가변저항 포함)와 2N7000 부품의 특성이라고 생각한다.주파수 응답을 보면 오차가 72.26% , 92.38%, 66.37%, 92.39% 로 측정 되었고 이 원인은 Common source Amplifier에서의 측정방법과 같은 DMM을 통해 측정한 것이다.범위 내 최대 진폭을 측정한 실험의 경우,Frenquency가 21.5kHz일때는 입력정현파의 최대 진폭은 130Mv 정도 였으며 50Hz일때는 입력정현파의 최대 진폭은 110mV정도 였다.우리는 이 실험을 통해 어떤 회로가 더 좋은 회로인지 수치를 통해 판단 할 수있다.RMS값을 바탕으로 한 Common Source Amplifier의 전압이득은 28.68[V/V]인 반면 Common Source Amplifier with Source Degeneration의 전압이득은 23.19[V/V]였다. 즉, Common Source Amplifier with Source Degeneration가 전압이득이 작았다. 하지만, Bandwidth를 비교해 보았을 때, Common Source Amplifier의 bandwidth는 36900Hz이였고 Common Source Amplifier with Source Degeneration의 bandwidth는 42920Hz로 상대적으로 bandwidth가 커서 입력할 수 있는 전압의 범위가 늘어난다. 즉 , 안정적인 이득을 얻을 수 있다는 장점이 있다.즉, 우리가 생각할 것은 불안정하지만 높은 이득을 얻을 것이냐, 안정되지만 상대적으로 낮은 이득을 얻을 것이냐인데, 대부분의 경우 이득은 조금 작아도 높은 안정성을 보장하는 Common Source Amplifier with Source Degeneration가 사용되므로 이 회로가 더 좋다고 판단하였다.이 실험을 통하여, 전자회로 시간에 배웠던 Common source amplifier에 대해서 더 정확히 알 수 있었다. 왜 이러한 저항을 달아줬는지(바이어싱), 왜 커페시터를 달아주었는지(smallT1

공학/기술| 2020.11.26| 10페이지| 2,000원| 조회(241)

common, 결과레포트, 전자회로설계실습

미리보기

닫기
[A+결과레포트, 전자회로설계실습]5.Oscillator설계

전자회로설계실습 결과보고서5. Oscillator 설계1. 요약2. 서론3. 설계실습 내용 및 분석3.1 Oscillator 설계3.2 β의 영향3.3 R의 영향4. 결론1. 요약positive feedback을 이용하여 직류전압을 인가 받으면 일정한 주파수를 가진 펄스를 출력하는 Oscillator를 설계하고 각 저항 값들을 변화시켜가면서 의 출력 값과 모양을 확인하고 pspice시뮬레이션과 어떻게 다른지 확인하였다.PSPICE 시뮬레이션의 출력값 은 각각 11.79V, 5.89V, 5.96V이며, 실제 측정값은 12V, 6V, 6.4V이다. 오차율은1.78%~7.38%로 오차가 큰 실험이었다. 이러한 오차의 원인은 OP Amp의 전원전압(Vdc)을 pspice설계값(12V)보다 더 큰 12.4V로 설정한 것이 가장 크게 영향을 미쳤다고 생각했다. 저항소자의 오차, 캐페시터소자의 오차 그리고 노이즈 모양과 크기가 다른 것 또한 오차의 원인이다.의 영향을 확인하고자 R1을 조정하는 실험을 진행하였다. 첫번쨰, R1이 0.5kΩ일 때는 PSPICE 시뮬레이션의 출력 값 은 각각 11.80V, 3.93V, 3.86V이며, 실제 측정값은 11.6V, 4.4V, 4.4V였다, 오차율은 1.69%~13.98%로 이 실험 또한 오차가 컸다. 두번째, R1이 2kΩ일 때의 PSPICE 시뮬레이션의 출력 값 은 각각 11.80V, 7.87V, 7.82V이며 측정값은 12.8V, 8V, 8V이다. 오차율은 1.65%~8.47%로 계산되었다. 오차의 원인은 위에 설계과정에서 발생한 오차원인과 같다고 생각한다.R의 영향을 확인하고자 R를 변경하는 실험을 진행하였다, 첫번쨰, R이 5kΩ의 경우 PSPICE 시뮬레이션의 출력 값 은 각각 11.8V, 5.9V, 5.77V이며, 실제 측정값은 12.3V, 6.8V, 6.4V이다. 오차율은 4.23% ~ 15.25%로 다른 실험보다 큰 오차가 발생하였다. 두번째, R이 15kΩ인 경우, PSPICE 시뮬레이션의 출력 값 은 11.8V,그 차이를 더욱 더 크게 만들어 결국엔 출력전위가 또는 에 도달하게 된다. Oscillator 는 직류 전원을 인가 받으면 일정한 주파수의 펄스를 출력한다. 일반적으로 저주파에선 크리스탈 류의 자가 공진 발진기를 이용하지만, 고주파에서는 능동소자와 DC 전원을 이용하여 특정한 주파수의 신호를 생성해내는 기술로 발진기를 만들어낸다.3. 설계실습 내용 및 분석3.1 구현 : 3(A)에서 설계한 oscillator를 ,가 되도록 제작하고 에 대해 각각 측정한 파형, PSPICE파형을 비교하여 모양, 크기, 오차 등에 대한 설명과 함께 제출한다.oscillator를 설계하고 측정하였을 때, 의 최댓값은 11.0V, 의 최댓값은 6.80V, 의 최댓값은 5.40V이다. 이 때의 주파수(f)는968.1㎐이므로 를 이용하여 주기(T)를 구해보면 T=1.03295ms이다. 또한, pspice를 이용하여 구해보면 T=1.09582ms이다. 주기의 오차가 생기는 이유는 저항 자체의 오차라고 생각한다.전압의 오차를 아래와 같이 표로 표현하였다.PSPICE(VMAX)측정값(VMAX)오차율(%)11.79V12V1.785.89V6.00V1.865.96V6.40V7.38이 때의 오차율 중에 의 최댓값의 오차율이 15.22%로 다른 오차율에 비해 큰 원인은 의 최댓값이 offset voltage의 영향을 가장 많이 받고, capacitor의 charge와 discharge가 완벽하게 일어나지 못해서 발생한 것이다.capacitor와 연결된 저항 값은 설계와 오차율 0.05%를 만족하는 968.5으로 설정하였기 때문에 저항보다는 capacitor의 소자 자체의 저항 값, 완벽히 방전이 이루어지지 않은 채 실험한 점이 오차의 원인이라고 판단하였다. 하지만 소자자체의 저항 값을 이용하여 오차를 계산하는 방법은 알지 못하였다. 또한 pspice에서는 Vdc를 12V로 설정하였지만 실제 실험에서는 12V에서 제한될 것을 고려하여 12.4V로 인가하여서 오차가 발생하였다.이제 모양을 비교해 보면 P 을 대체하고 에 대해 각각 측정한 파형, PSPICE파형을 비교하여 모양, 크기, 오차 등에 대한 설명과 함께 제출한다.- R1 = 0.5kΩ일 때- R1 = 2kΩ일 때R1 = 0.5kΩ일 때 오차표PSPICE(VMAX)측정값(VMAX)오차율(%)11.80V11.6V1.693.93V4.4V11.953.86V4.4V13.98R1 = 2kΩ일 때 오차표PSPICE(VMAX)측정값(VMAX)오차율(%)11.80V12.8V8.477.87V8.00V1.657.82V8.00V2.30- R1= 0.5kΩ, 2.0kΩ이 조건일 때, 두 개의 경우 다 PSPICE와 유사한 모양을 띄지만 커페시터의 영향과 time/div의 조정을 pspice와 동일한 조건으로 하지 않아서 약간의 차이가 발생하였다.R1이 0.5kΩ일떄 분석해보면, PSPICE의 전압은 가 각각 11.80V, 3.93V, 3.86V로 예상되었으며, 실제 측정결과 11.6V, 4.4V, 4.4V로 측정되었다. 전압의 오차율은 1.69% ~ 13.98%으로 오차가 큰 실험이었다.또한, R1이 2kΩ일 때를 보면 PSPICE의 전압 가 각각 11.80V, 7.87V, 7.82V로 예상되었으며, 실제 측정결과 12.8V, 8V, 8V로 측정되었다. 전압의 오차율은 1.65% ~ 8.47%로 계산되었다. 이 또한 오차가 큰 실험이었다.전반적인 오차의 원인으로는 (A)와 마찬가지로 Vdc를 12.4V로 인가하였기 때문이며, R1이 0.5kΩ일 때 R2보다 오차율이 높게 측정된 이유로는 전압이 작을수록 영향을 더 크게 받기 때문이라고 생각한다. 실제 R1 가변저항의 값이 0.5kΩ이지만 R2값이 1kΩ이 안되기 때문에 상대적으로 R1에 전압이 예상보다 크게 걸리기 때문으로 보이며 이로 인해 작은 전압의 차이가 생기는데, 이 작은 차이가 증폭되어 다시 영향을 미치므로 오차의 원인이 된다고 생각하였다.R1을 증가시킴으로써 와 가 크게 증가했다는 사실을 측정을 통해 확인 할 수 있었다. 또한, 식 에 의하여 R1이 증가함에 따5.255.77V6.40V10.91R = 15kΩ일 때 오차표PSPICE(VMAX)측정값(VMAX)오차율(%)11.80V12.3V4.235.90V7.19V21.865.38V6.4V18.96- 이 실험은 R1과 R2는 고정한 상태로 R을 변경하여 5kΩ일 때와 15kΩ일 때의 전압과 파형을 측정하였다. 그 결과 모두 파형이 PSPICE의 파형과 비슷함을 확인하였다. R이 5kΩ의 경우, PSPICE의 전압 값은 의 값이 각각 11.8V, 5.9V, 5.77V로 예상되었고, 실제 측정결과 12.3V, 6.8V, 6.4V 로 나왔다. 오차율은 4.23% ~15.25%까지 크게 측정되었고 오차가 크게 발생하였다. R이 15kΩ인 경우, PSPICE의 전압 값이 가 11.8V, 5.9V, 5.38V로 예상되었으며, 측정값은 12.3V, 7.19V, 6.4V로 오차율은 4.23% ~ 21.86%까지 크게 측정되었고 오차가 더 크게 발생하였다.와 의 값의 변화는 거의 없다고 생각한다. 약간의 오차는 노이즈의 크기가 달라지기 때문이라고 생각하였다. 눈에 띄는 변화는 T의 값이 크게 바뀌는 것을 알 수 있다. 주기가 4.9ms에서 15ms로 전압의 증가율과 비슷한 300%로 증가한다. 이는 식 을 보아 R이 3배커졌으므로 3배 긴 주기를 띈 신호가 출력된다는 것을 알수 있고, 에서 는 변하지 않기 때문에(R1,R2변화X) 와 는 바뀌지 않는다는 것을 알 수 있다. 또한 의 영향보다 R을 조절하면 신호의 주기를 더 효과적으로 변화 시킬 수 있다는 점을 알게되어, Oscillator를 조작할 때 주기를 늘리고 싶으면 R을 조정하는 것이 편하다는 것을 알 수있었다.5. 결론- 실험을 통하여 오실레이터를 직접 설계하였으며, R1을 조정하여 의 영향을 확인하였고, R1은 고정시키고 R을 조정하여 R의 영향을 확인하는 실험을 하였다.회로도를 따라 설계하였고, 출력을 관측한 결과 파형은 PSPICE와 유사하였다. 하지만 끝 부분이 증가하는 모양을 띄어 왜곡되었는데, 원인은 TIME/DIV다.의 영향을 확인하고자 R1을 조정하는 실험을 진행하였다. 첫번째, R1이 0.5kΩ일 때는 PSPICE 시뮬레이션의 출력값 은 각각 11.80V, 3.93V, 3.86V이며, 실제 측정값은 11.6V, 4.4V, 4.4V였다, 오차율은 1.69%~13.98%로 이 실험 또한 오차가 컸다. 두번째, R1이 2kΩ일 때의 PSPICE 시뮬레이션의 출력값 은 각각 11.80V, 7.87V, 7.82V이며 측정값은 12.8V, 8V, 8V이다. 오차율은 1.65%~8.47%로 계산되었다. 오차의 원인은 위에 설계과정에서 발생한 오차원인과 같다고 생각한다.R의 영향을 확인하고자 R를 변경하는 실험을 진행하였다, 첫번째, R이 5kΩ의 경우 PSPICE 시뮬레이션의 출력값 은 각각 11.8V, 5.9V, 5.77V이며, 실제 측정값은 12.3V, 6.8V, 6.4V이다. 오차율은 4.23% ~ 15.25%,로 다른 실험보다 큰 오차가 발생하였다. 두번째, R이 15kΩ인 경우, PSPICE 시뮬레이션의 출력값 은 11.8V, 5.9V, 5.38V이며, 실제 측정값은 12.3V, 7.19V, 6.4V이다. 오차율은 4.23% ~ 21.86%, 다른 실험 보다 오차가 컸다. R의영향에따른 실험이 오차가 큰 이유는 Oscillator가 R의 영향을 많는 회로이기 때문에 R의 조그만 오차가 발생하면 우리가 원하는 값들의 오차가 커지는 것이라고 생각한다.이번 실험을 통해 Oscillator를 설계하는 방법과 R에 의해 주기가 보다 크게 변한다는 점을 알았고 오실레이터가 직류전압을 받아서 일정한 주기의 신호를 출력한다는 것 또한 알 수 있었다. 또한 오실레이터의 원리인 positive feedback을 보다 효과적으로 배웠다고 생각한다.하지만, 이번 실험에서는 pspice설계과정에서의 OpAmp전원전압과 실제 설계과정에서의 OpAmp전원전압을 다르게 주어서 오차가 컸다, 그래도 실제설계과정에서 12.4V를 인가하는 것이 더 정확한 실험이라고 판단하여 실험했으므로 시뮬레이션과정에AT12

공학/기술| 2020.11.26| 12페이지| 2,000원| 조회(339)

결과레포트, Oscillator, 전자회로설계실습

미리보기

닫기
[대학교독후감]구글의 배신

. 지난 달 도서인 ‘구글은 어떻게 일하는가’를 읽고 구글의 경영철학, 업무환경, 수익모델을 지난 달 도서로 파악하였기 때문에 이번 도서는 상대적으로 읽고 이해하는데 큰 어려움이 있지 않았다. 이 책을 읽으면서 저자가 무엇을 말하려고 하는가에 대해 생각해 보았다. 구글을 무조건적으로 수용하지 말고 객관적이고 냉철한 시각으로 바라보아야 한다는 것을 얘기하고 싶어하는 것이라고 느꼈고 대부분의 마카롱 팀원들도 공감하였다. 過猶不及(과유불급)이라는 한자 성어를 다들 들어 봤을 것이다. 지나친 것은 부족함과 마찬가지이다. 따라서 우리는 공자가 강조 했듯 中庸(중용), 지나치 지도 부족 하지도 않은 적절한 상태로 구글을 이용해야 한다.내 일상에는 Gmail, Google Maps, Google docs, YouTube, google 검색 등 google이 깊숙이 들어와 있다. 내가 주고받은 메일, 내가 가고자 하는 곳, 나의 현재위치, 나의 정보가 담긴 문서, 내가 좋아하는 영상, 내가 궁금해 했던 점들이 모두 google의 data로 쌓이고 있다. 어떻게 보면 Big data를 통한 정보를 서비스 받기 위한 대가이며 사생활 침해이다.과거에는 특정 계급들만 언어를 익히고, 지식을 얻으며 자신보다 낮은 계급의 사람들을 지배하고 통제해 왔다. 하지만 지금은 인터넷이라는 도구를 이용하여 대부분의 사람들이 정보를 얻을 수 있으며 그 정보의 양도 상상할 수 없을 만큼 크고 도구를 점점 개발하여 사용자가 편리하게 사용할 수 있도록 발전하고 있다. 나는 사생활 침해보다 이와 같은 정보의 불균형이 없어지게 도와주는 구글의 역할이 바람직하다고 생각한다. 불을 잘못 사용하면 재앙이 일어나고 불을 잘 사용하면 따뜻한 주거공간을 만들고 맛있는 음악을 만들 수 있듯이 우리는 구글을 제대로 잘 사용해야한다.구글을 제대로 잘 사용하라는 말은 무슨 말일까? 너무 추상적인 개념이라고 생각이 든다. 구글이 제공하는 정보가 항상 참이라고 생각하지 말고 다른 웹사이트(네이버, Bing 등)를 이용하여 추가적으로 검색하여 어떤 정보가 참인지 판별할 수 있어야 한다는 말이다.바이두와 텐 센트, 그리고 알리바바기업이 혁신을 주도하고 중국을 끌어 나가고 있고 페이스북, 구글, 아마존은 미국을 이끌어 나가고 있다. 우리나라는 카카오, 네이버 기업이 혁신을 주도하고 플랫폼을 제공하고 있는데 각각의 기업의 색깔은 다르지만 서로서로를 벤치마킹하며 성장하고 있다. 지금까지의 결과를 만족하고 안주한다면 그러한 기업뿐만 아니라 개인도 도태된다. 항상 혁신을 추구하는 이유가 바로 도태되지 않으려는 것이 아닐까 생각한다. 글로벌 시대인 만큼 우리나라에 안주 할 것이 아니라 다른 나라의 플랫폼과도 경쟁해야 하는 시기가 도래하였다. 경쟁은 밀릴 수 있겠지만 글로벌 시장이라는 조건이 기업을 부패하지 않도록 항상 혁신을 추구하도록 만드는 것 같다.책을 다 읽고 난 후 '구글의 배신'이라는 책의 제목과 책의 내용은 조금 차이가 있다고 느꼈다. 하지만 우리가 책의 제목을 보고 이 책을 독서토론 주제로 골랐 듯이 자극적인 제목으로 독자들의 시선을 끌고 구매력을 이끌어 냈다는 점에서는 칭찬할 만하다. .내가 만약 책의 제목을 짓는다면 '구글의 노예'나 '구글형 인간'으로 정할 것 같다.구글이 우리의 정보를 수집하고 점점 플랫폼의 규모를 크게 해 나가다 보면 이미 장악한 분야뿐만 아니라 의료, 군대, 공공 인프라 등 안정적이여야 하며 사적으로 이용되면 안되는 부분까지 침해 할 수 있다고 저자는 주장한다. 나 또한 이러한 주장에는 동의하지만 구글과 같은 글로벌 공룡기업은 어떤 방향으로 든 번 돈을 다시 투자하며 영역을 확보해 나가면서 결국에는 의료, 국방, 공공 인프라에도 막대한 영향을 미칠 것으로 생각한다. 이미 공공기관에서 클라우드 서비스를 이용하고 있고 이러한 방향을 바꿀 수는 없다는 판단 하에 글로벌 시장에서의 경쟁과 지속적인 감시 그리고 우리의 비판적 사고가 필요하다고 생각한다.

독후감/창작| 2020.11.26| 2페이지| 1,000원| 조회(107)

독후감, 구글, 구글의 배신

미리보기

닫기
[대학교독후감]리씽크, 오래된 생각의 귀환

"같은 것도 새롭게”Re think. 다시 – 생각하다. 무엇을 다시 생각해야 하는가? 항상 생각하며 살아가는 현대인에게 무엇을 다시 생각해야한다고 저자는 말하고 있을까? 나의 생각을 다시 생각해서 말하라? 아니다. 기존의 어리석다 생각했던 생각들, 경쟁에서 밀려 버려진 기술과 이론들을 다시 생각하라고 저자는 말하고 있다.책에서 하늘 아래 새로운 것이 없다는 사실을 입증했다면 반대로 하늘 아래 새로운 것도 약간은 있다는 반명제 파트가 이어진다. 뉴턴의 중력의 법칙, 망원경 등이 그 예다. 결국 저자가 주장하고자 하는 것은 과거와 단절하고 무에서 유를 창조하는 것만을 혁신으로 정의하는 실리콘밸리 이데올로기의 오류다. 그는 “혁신이라는 개념이 이단아 같은 젊은 기업가가 번뜩이는 영감을 토대로 무에서 유를 창조해 세상을 바꾸는 식으로 협소해지면 과거를 재고하는 데서 얻을 수 있는 엄청난 가능성을 놓칠 수 있다”고 지적한다.책에서 전기차는 석탄과 석유가 발견되기 전에 많이 다녔다고 서술하였다. 하지만 석탄과 석유가 발전하고 채굴기술의 발전과 내연기관의 연비 증가로 전기차는 도태되었다. 하지만 심각한 환경오염과 배터리기술의 발전, 휴대폰배터리를 층층이 쌓아 차의 하부에 배치하는 방식으로 Tesla는 주목을 받고 있다. 솔직히 환경오염에 때문에 사기보다는 내연기관에 비해 저렴한 유지비용, 뛰어난 연비, 내연기관이 없어짐으로 넓어진 수납공간과 줄어든 소음과 진동 그리고 기존의 전기차의 디자인이 아니라 슈퍼카와 같은 디자인을 도입하여 수많은 사람들의 이목을 집중시키고 있다.이처럼 경쟁에서 밀려 버려진 기술에 시대적 배경이 잘 맞고, 현대의 첨단기술을 도입하여 혁신을 이룰 수 있다. 이외에 책에서는 수많은 예를 제시하는데 공학도로서 이 예가 가장 맘에 들었고 이에 대해 더 조사해 보았다. 現 테슬라 모터스 CEO인 일론머스크는 PayPal이라는 온라인 결제 시스템을 만들고 이를 통해 부를 축적한 사람이다. 그는 테슬라모터스으로부터 투자의뢰를 받았고 혁신성과 가능성을 보아서 초기에 자금을 투자하여 최대주주로 올랐다. 그는 새로운 기술로 산업계를 뒤흔들고 패러다임을 일으키는 사람인데 아이언 맨의 실제 주인공으로 뽑힐 만큼 성공한 공돌이이다.이 책에서는 기존의 도태된 아이디어를 사용하라고 말하는데 과연 일론머스크가 과거에 전기차가 돌아다녔다는 사실을 알고 투자했는지는 알 수 있는 근거를 책에서는 서술하지 않았다. 다른 예시들에서는 과거에 무시되었던 아이디어가 현재의 과학기술로 구현한다는 내용이 있는데 이는 과학기술의 발전이라는 흐름이 먼저 가정되어야 하고 그 뒤에 아이디어가 와야 한다고 생각한다."같은 것도 새롭게" 이 말은 내가 수험생 시절 수강했던 수학강사의 말이다. 늘 호기심을 갖고 '어떻게 하면 더 편리하게, 더 효율적으로 행동할 수 있을까?'라는 같은 것도 새롭게 볼 수 있는 태도를 갖고 살아가야 한다고 말하였다. 대부분 경험이 있듯이 내가 생각한 아이디어는 구글링해보면 전세계 수많은 사람들이 했던 생각이다. 우리는 새로운 아이디어를 고집할 것이 아니라 기존의 아이디어를 심폐소생술을 통해 살려내고 현대의 기술력을 이용하여 혁신을 이루는 ‘Re-think’의 태도로 살아가야한다.저자는 역사를 공부하고 과거의 논문이나 서적을 보며 그 당시의 유행했던, 혹은 무시 받았던 이야기 거리들을 현대에 가져와서 사용할 만 한지 가치판단을 할 필요가 있다고 말하고 싶은 것 같다. 하지만 수 많은 사례를 열거하는데 기력을 다 쓴 건지 어떻게 하면 Re think할 수 있는지, 그 원천은 무엇인지에 대한 설명이 없어 틀에 박힌 자기계발서와 다름이 없다는 생각이 들어 아쉬웠다.

독후감/창작| 2020.11.26| 2페이지| 1,000원| 조회(102)

독후감, rethink, 리씽크

미리보기

닫기
[대학교독후감]예루살렘의 아이히만

제2차 세계대전을 일으키고 유럽의 대부분을 점령하고 대부분의 전투에서 크게 승리를 이끈 아돌프 히틀러는 유대인 약 600만 명을 학살하는 만행을 저질렀다. 한명의 지도자가 600만 명에 이르는 민족을 학살하고 수많은 사람들을 고통 속에서 죽어가게 한 이 역사를 우리는 잊어서는 안 되고 다시는 반복되면 안 된다고 생각해야 한다. 이 책은 아돌프 히틀러의 밑에서 유대인을 이주시키고 격리시키고 학살시킨 실질적 행동대장인 아이히만에 대한 책이다.한나 아렌트가 이 책을 ㅆ?ㅆ는데, 에 낸 아이히만 공판에 대한 보고서가 원본이다. 그는 다른 사람의 처지를 생각할 줄 모르는 생각의 무능은 말하기의 무능을 낳고 행동의 무능을 낳는다고 주장하였다. 즉, 악의 평범성을 개념화하였다. 그러나 이러한 개념화는 유대민족과 그 외의 수많은 사람들에게 질타를 받는다. 우리 팀도 이와 비슷한 ‘아이히만의 행동은 사회 탓인가, 개인 탓인가’라는 주제로 토론을 하였는데 이 토론에서 나는 아이히만의 행동은 개인 의 탓이 라고 주장하였다. 왜냐하면, 아이히만은 자신이 직접 죽인 것은 아니지만 유대인들의 죽음에 밀접한 연관을 가지고 있었고, 그가 평범한 사고와 조금이라도 생각하는 습관이 없어 유대인들을 사지에 몰아넣는 행위에 일조를 했을 뿐만 아니라 그는 유대인들의 죽는 모습에 외면해버렸기 때문에 개인 탓이라고 주장하였다. 개인적인 의견이지만 사회에서 인정받지 못하던 아이히만을 군에서 인정해주고 이에 행복함을 느낀 아이히만은 권력욕, 인정받고 싶은 욕구에 눈이 멀어 한 번 더 생각하는 방법, 이게 옳은 일인지 그른 일인지 생각하지 못하여서 600만 명의 유태인 학살에 일조하였다고 생각한다.나치는 언어규칙, 즉 암호화된 언어를 사용하여 그 언어를 사용하는 사람들의 현실에 대한 감각을 마비시키고 죄책감을 덜어주었다. 말은 현실을 우리에게 전달해주는 역할을 한다는 말이 이해가 단번에 되었다. 참으로 치밀하고 과학적인 방법으로 끔찍한 일을 저지른 히틀러와 나치를 생각하면 지금도 끔찍하다.어렸을 때 책에서 ‘전쟁과 과학의 발전은 떼어놓을 수 없는 관계이다.’라는 문장을 읽은 기억이 있다. 그 땐, 이해가 되지 않았지만 시리아 내전, IS격퇴작전만 봐도 첨단무기들의 시험대, 구식 무기들을 팔고 새로운 무기개발을 위한 자금을 만들고, 또 다시 첨단무기를 시험하고 그 무기를 팔고 하는 모습을 보니 전 세계 평화가 찾아올 날이 오지 않을 것 같다고 생각했다.중국과 미국의 신경전이 날이 갈수록 심해지고 있는데 앞으로는 러시아와 미국의 전쟁이아니라 중국과 미국의 대리전을 날이 기다리고 있다는 생각이 들었다. 그게 또 우리나라가 되지 않으리라는 보장은 없으므로 정치,경제,외교,국방 등 모든 방면에서 힘을 가진 강대국이 되었으면 한다.

독후감/창작| 2020.11.26| 2페이지| 1,000원| 조회(247)

독후감, 예루살렘, 예루살렘의 아이히만, 아이히만

미리보기

닫기