*승* 스토어

*승*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

2개
전체 판매량

66개
최근 3개월 판매량

0개
자료후기 점수

평균B
자료문의 응답률

-

전체자료 2개

Numpy만을 이용한 Multi Layer Perceptron

1. Neural Network (using numpy)Numpy로 간단한 Neural Network를 Python Class 형식으로 구현했다. Input, Output Node의 수와 Hidden Layer, Hidden Node의 수와 Activation Function을 변경할 수 있게 만들었다. 아쉬운 것은 Hidden Node의 개수는 모든 Layer에 대해서 하나로 밖에 고정할 수 없다는 점이다. Learning Rate, # of Hidden Layer, Hidden Node, Iteratoin을 바꾸어가며 성능의 차이를 확인했다. Full Adder의 진리값에서 False -> -1로 매칭하고 나니 Sigmoid Function으로는 학습이 잘 되지 않아 Tanh Function을 사용했다.

공학/기술| 2020.06.15| 12페이지| 5,000원| 조회(122)

인공지능, 뉴럴네트워크, mlp, Numpy

미리보기

닫기
2-Stage CMOS OpAmp 설계 평가B괜찮아요

1. 목적 Voltage Gain ≥ 60dB, Gain * Bandwidth > > 1MHz, Power Consumption < 3mW, Phase Margin at unity gain > 60dgree 을 만족하는 MOSFET 을 이용한 2 Stage OP Amp 의 W/L Size 를 설계한다.2. 회로 분석 PMOS M1, M2 는 Differential Amplifier with Active Load 이고 NMOS M3, M4 가 Active Load 로서 사용되었다. M2 의 Output 이 Common Source Amplifier 인 NMOS M6 의 Input 으로 전달되는 2 Stage Amplifier 이다. PMOS M8, M5, M7 은 Current Mirror 로서 전류원으로 사용되고 있다. Rs 와 Cc 는 어떤 역할을 하는지 잘 모르기 때문에 일단 제외하고 회로를 설계하였다.< 중 략 >5. 시작하는 아이디어IBIAS = 100uA 로 고정. VinP-P = 0.2mV 로 고정한다. 1st Stage 의 Gain = 25 로 (목표치: Vout1P-P = 5mV), 2nd Stage 의 Gain = -40 (목표치: Vout2P-P = 200mV)으로 설계한다. NMOS 가 High Gain 을 얻어내기 유리하므로 2nd Stage 의 Gain 을 높게 설정하였다. 2nd Stage 의 Gain 을 40 이 나오게 먼저 설계하고, 그 때의 Input DC Level 을 파악해서 1st Stage 의 Output DC Level 이 되도록 만들고 두 Stage 를 연결한다. 처음에는 모든 Current Mirror 에 같은 전류가 흐르도록 하고, 원하는 값이 나오지 않았을 때 전류의 비를 조정한다.- 문제M8, M5, M7 Current Mirror 에서의 VSD 전압강하는 최소로 일어나야 하는가?

공학/기술| 2019.11.02| 15페이지| 5,000원| 조회(1,002)

전자회로, opamp, 홍익대학교, CMOS

미리보기

닫기