asteb 스토어

asteb

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 공학/기술

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

27개
전체 판매량

79개
최근 3개월 판매량

1개
자료후기 점수

-
자료문의 응답률

-

전체자료 27개

판매자 표지

Asynchronous Counter, Design of Synchronous Counters_예비레포트

3주차 예비레포트1. 실험 제목1) Asynchronous Counter2) Design of Synchronous Counters2. 실험 목적Asynchronous Counter1) 비동기 업-카운터와 다운-카운터의 설계 및 분석2) 카운터의 모듈러스(Modulus) 변환3) IC 카운터 사용과 카운트 시퀀스 절단(truncation)Design of Synchronous Counters1) 임의 시퀀스의 16-상태 동기 카운터 설계2) 카운터의 구성 및 검사 그리고 카운터의 상태 다이어그램 작성3. 실험 장비1) 7400 quad NAND 게이트모든 입력이 논리 상태 1일 때 출력이 논리 상태 0이 되고, 그 이외일 때는 출력이 논리 상태 1이 되는 소자. 즉 부정논리곱(NAND) 연산을 하는 소자이다. [1]2) 7474 dual D 플립-플롭데이터 입력 D 및 클록 입력 T의 2단자와, 출력의 2단자를 가지고 있는 그림과 같은 플립플롭 회로이다. 그 동작은 입력 D에 “1”이 가해지고 클록 펄스가 입력 T에 인가되면 출력 Q에는“1”이, 에는 “0”이 출력된다. 다음에 D가 “0”일 때 클록 펄스가 가해지면 출력 Q에는 “0”이, 에는 “1”이 출력된다. [2]3) 7493A 2진 카운터2진 카운터(Binary Counter)는 이진수 체계를 사용하여 숫자를 계산하고 표현하는 디지털 카운터이다. 이진 체계는 0과 1 두 개의 숫자만을 사용하여 숫자를 표현하는데, 2진 카운터는 이 이진수 체계를 활용하여 카운트 값을 나타낸다. 2진 카운터는 디지털 논리회로로 구현되며, 일반적으로 0부터 시작해서 순차적으로 증가하거나 감소한다. [3]4) LED광 다이오드. Ga(갈륨), P(인), As(비소)를 재료로 하여 만들어진 반도체. 다이오드의 특성을 가지고 있으며, 전류를 흐르게 하면 붉은색, 녹색, 노란색으로 빛을 발한다. 전구에 비해 수명이 길고 응답 속도(전류가 흘러서 빛을 발하기까지의 시간)가 빠르고 다양한 모양으로 만들 수 있다는 데 이점이 있어, 피크인디케이터 또는 숫자 표시에 가장 적당하다. [4]5) 저항전기저항(電氣抵抗, electrical resistance)은 도체에서 전류의 흐름을 방해하는 정도를 나타내는 물리량이다. 국제단위계 단위는 옴이고 ΩOmega로 나타낸다. 전기 회로 이론에서는 간단히 줄여 저항이라고 부른다. [5]6) 7476 dual J-K 플립-플롭세트 입력 단자 및 리셋 입력 단자가 있고 세트 신호로 인해 1의 상태, 리셋 신호로 인해 0의 상태로 되는 플립플롭에서 세트 신호와 리셋 신호가 동시에 가해졌을 때의 상태가 반전하는 플립플롭. 동기식 J-K 플립플롭의 입력값과 출력값의 관계를 나타냈다. Qn, Qn+1은 n, n+1번째의 클록 펄스가 들어갈 때의 출력을 표시한다. [6]7) 7408 quad AND 게이트AND 게이트는 부울대수의 AND 연산을 하는 게이트로, 두 개의 입력 A와 B를 받아 A와 B 둘 다 1이면 결과가 1이 되고, 나머지 경우에는 0이 된다. [7]4. 관련 이론1) 카운터(Counter)카운터(Counter)는 디지털 논리 회로의 중요한 구성 요소 중 하나로, 입력 신호의 개수나 주기를 계산하고 기록하는 데 사용된다. 카운터는 이진 카운팅 (2진수를 사용한 계수)이나 다른 숫자 체계로 숫자를 계산할 수 있다. 카운터는 다양한 응용 분야에서 사용되며, 디지털 시스템의 제어, 타이밍, 주파수 분할, 주기적인 이벤트 추적 등에 필수적이다. [8]2) 비동기식 카운터(Asynchronous Counter)비동기식 카운터는 클록 펄스에 모든 플립플롭이 동기화되지 않으며 동작하는 카운터이다. 일반적으로 첫 번째(LSB) 플립플롭에만 클록 펄스에 동기되며, 각 플립플롭을 통과할 때마다 지연시간이 누적되는 단점이 있다. 그러나 동작 및 논리회로 구성이 단순하고 구현이 용이하다는 장점이 있다. 또한, 비동기식 카운터는 동기식 카운터에 비해 고속 동작이 가능하며, 클록 주파수가 높아지면 동기식 카운터의 동기 오차가 문제가 되는 경우 사용된다. [8]3) 동기식 카운터(Synchronous Counter)동기식 카운터는 클록 펄스에 모든 플립플롭이 동기화되어 동작하는 카운터이다. 하나의 동일한 클럭에 의해 모든 latch가 연결되어 제어될 때 그 회로를 동기식 회로라고 하며, 동기식 카운터는 비동기식 카운터와 달리 전달지연이 없다. 클럭값이 동기식 카운터는 모든 플립플록 에 입력 클록펄스를 동시에 인가하며, 비동기식 카운터는 이전 clock pulse단에 다음 입력단을 연결한다. 동기식 카운터는 비동기식 카운터에 비해 고속 동작이 가능하며, 정확한 동작을 실행한다. 그러나 클럭 주파수가 높아지면 동기 오차가 발생할 수 있다. [9]4) 카운터 종류동기식 카운터-클록 펄스에 모든 플립플롭이 동기화되어 동작하는 카운터.비동기식 카운터-클록 펄스에 모든 플립플롭이 동기화되지 않고 동작하는 카운터.링 카운터-클록 펄스가 입력될 때마다 플립플롭이 하나씩 회전하면서 출력값을 생성하는 카운터.래치 카운터-클록 펄스가 입력될 때마다 플립플롭이 하나씩 켜지면서 출력값을 생성하는 카운터.리플 카운터- 클록 펄스가 입력될 때마다 플립플롭이 하나씩 켜지면서 출력값을 생성하고, 다음 클록 펄스가 입력될 때까지 출력값을 유지하는 카운터.

공학/기술| 2025.09.17| 7페이지| 1,500원| 조회(99)

리포트, Asynchronous Counter, Synchronous Cou..

미리보기

닫기
판매자 표지

시프트 레지스터 카운터_예비레포트

4주차 예비레포트1. 실험 제목시프트 레지스터 카운터2. 실험 목적1) Hardware description language(HDL)을 이해하고 그 사용법을 익힌다.2) Field FPGA board의 용도 및 기능을 파악하고 설계한 digital IC를 검증하는 방법을 익힌다.3) 시프트 레지스터의 기본 원리를 이해하고 FPGA에 구현3. 관련 이론1) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다. C 언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들어졌다. ‘if’나 ‘while’과 같은 제어 구조도 동일하며, 출력 루틴 및 연산자들도 거의 비슷하다. 다만 C 언어와 달리, 블록의 시작과 끝을 중괄호 기호를 사용하지 않고, 대신에 Begin과 End를 사용하여 구분하고, HDL의 특징인 시간에 대한 개념이 포함되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다. [1]2) Module베릴로그(Verilog) module은 베릴로그 HDL에서 가장 기본적인 기술 단위이다. 다른 프로그래밍 언어에서의 함수와 마찬가지로, 베릴로그 module은 하나의 프로그램 내에서 사용되고 재사용될 수 있는 코드 조각이다. 베릴로그 module은 module 키워드를 사용하여 선언되며, endmodule 키워드를 사용하여 종료된다.베릴로그 module은 다음과 같은 특징을 가지고 있다.1. 선언: module은 module 키워드와 module 이름으로 선언된다.2. 입력 및 출력: module은 입력과 출력을 가질 수 있다. 입력은 module의 외부에서 값을 전달받는 변수이며, 출력은 module의 내부에서 계산된 값을 외부로 전달하는 변수이다.3. 내부 논리: module은 내부 논리를 기술하는 블록들을 포함할 수 있다. 이 블록들은 module의 입력과 출력을 이용하여 계산을 수행한다.4. 재사용: module은 다른 모듈module에서 호출하여 사용할 수 있습니다. 이를 통해 코드의 재사용성을 높일 수 있다.베릴로그 module은 회로 설계에서 매우 중요한 역할을 한다. module을 이용하여 회로를 구성하면 코드의 재사용성을 높일 수 있으며, 복잡한 회로를 쉽게 설계할 수 있다. [2]3) InstanceInstance 이름은 해당 모듈 또는 게이트의 Instance를 식별하는 데 사용된다. 각 Instance는 고유한 이름을 가져야 하며, 이를 통해 다른 Instance와 구분할 수 있다. 신호 탭 로직 분석기에서는 Instance 관리자에서 Instance를 생성하고, 각 Instance 이름은 내장 로직 분석기 메가스킬을 나타낸다. [3]4) Portport는 특정 모듈의 입력 및 출력 역할을 하는 신호의 집합으로, 모듈과 상호작용하는 주요 방법이다. 각 port는 이름과 데이터 유형으로 구성된다. 데이터 유형은 port에 전달되는 데이터의 종류를 나타낸다. 예를 들어, 입력 port는 논리값(0 또는 1)을 전달하고, 출력 port는 논리값을 반환한다. port는 모듈과 다른 모듈 또는 외부 장치 간의 통신을 위한 인터페이스 역할을 한다. 모듈 내부에서는 port를 이용하여 내부 논리를 구성하고, 다른 모듈에서는 port를 이용하여 해당 모듈과 상호작용한다. [4]5) TestbenchVerilog 테스트 벤치(Testbench)는 베릴로그 HDL을 사용하여 회로를 테스트하는 데 사용되는 코드이다. 테스트 벤치에는 다음과 같은 구성 요소가 있다.1. 테스트 입력: 테스트 벤치에서 회로로 전달되는 입력 신호.2. 테스트 출력: 회로에서 반환되는 출력 신호.3. 클럭 신호: 회로의 동작을 제어하는 클럭 신호.4. 시뮬레이션 시간: 시뮬레이션에서 실행되는 시간.5. 디버깅 기능: 테스트 벤치에서 디버깅을 위한 기능을 제공.테스트 벤치는 다음과 같은 역할을 한다.1. 회로 검증: 테스트 벤치를 사용하여 회로가 올바른 동작을 하는지 검증할 수 있다.2. 디버깅: 테스트 벤치를 사용하여 회로에서 발생하는 오류를 디버깅할 수 있다.3. 성능 측정: 테스트 벤치를 사용하여 회로의 성능을 측정할 수 있다. [5]6) 존슨 카운터와 링 카운터존슨 카운터는 종속 접속된 몇 개의 플립플롭의 최후의 출력 Q,{bar{Q}}가 비틀어져 최초의 플립플롭의 두 입력단에 접속된 링 카운터. 시프트 펄스에 의해서 몇 가지 상태 사이를 사이클릭으로 순환한다. 각 상태의 디코드 회로도 비교적 간단하므로 널리 이용되고 있다. [6]링 카운터는 시프트 레지스터에 연결된 플립플롭으로 구성된 카운터 유형으로, 마지막 플립플롭의 출력이 첫 번째 플립플롭의 입력으로 공급되어 "원형" 또는 "링" 구조를 만든다. [7]

공학/기술| 2025.09.17| 7페이지| 1,500원| 조회(99)

시프트 레지스터, 예비레포트, 시프트 레지스터 카운터

미리보기

닫기
판매자 표지

RLC 회로와 공진_예비레포트

10주차 예비레포트1. 실험 제목RLC 회로와 공진2. 실험 목적? RLC 직렬회로의 공진 특성 및 임피던스 변화를 실험한다.? RLC 병렬회로의 공진 특성 및 임피던스 변화를 실험한다.3. 실험 장비실험기기: 오실로스코프 1대, 파형발생기 1대, 디지털 멀티미터 1대, 브레드보드 1개회로부품: 저항 470[Ω], 커패시터 0.1[㎌], 0.47[㎌] 인덕터 10[mH]4. 관련 이론저항과 인덕터 및 커패시터를 직렬 또는 병렬로 연결한 RLC 회로는 RC 또는 RL 회로와는 다른 특성을 나타낸다. 이는 전압 및 전류의 위상이 반대인 커패시터와 인덕터가 함께 연결되기 때문이다. RLC 회로의 가장 큰 특징은 공진(Resonance)이다. 공진이란 특정 주파수에서 용량성 리액턴스X _{C}의와 유도성 리액턴스X _{L}이 상쇄되어 저항만이 남는 상태를 말한다. 공진이 일어나는 특정 주파수를 공진주파수(ResonanceFrequency)라 하며,f _{r}로 표시한다. [실험 19]에서는 RLC 직렬회로와 RLC 병렬회로의 특성을 임피던스와 공진을 중심으로 살펴본다.19.3.1 RLC 직렬회로[그림 19-1]은 RLC 직렬회로다. 저항 R. 인덕터 L. 커패시터 C는 직렬로 연결되어 있고, 교류전원 V1이 인가되어 있다.[그림 19-2]는 RLC 직렬회로의 임피던스 Z를 복소평면(Complex Plane)에 나타낸 그림이다. 복소평면에는 허수축(Imaginary Axis)과 실수축(Real Axis)이 있다. Z를 저항과 리액턴스의 복소수로 나타내면 식 (19.1)과 같다.Z`=`R`+`jX (19.1)식 (19.1)에서 X는 리액턴스를 나타내며,X _{L}과X _{C}의 합이다.X _{L}과X _{C}는 특성이 서로 반대이므로 임피던스 Z는 식 (19.2)로 나타낼 수 있다.Z`=`R`+`j(X _{L} -X _{C} ) (19.2)식 (19.2)로부터 RLC 직렬회로의 임피던스 Z의 크기는 (19.3)과 같다.Z`=` sqrt {R ^{2} +(X _{L} -X _{C} ) ^{2}} (19.3)[그림 19-3]은 주파수에 따른 리액턴스의 변화다.X _{L} =2 pi fL 이므로 주파수에 비례한다. 반면에X _{c} = {1} over {2 pi fC}이므로 주파수에 반비례한다. 그림에 ? 로 나타낸 주파수 범위에서는X _{C`} >X _{L}이므로 리액턴스는 용량성이다. 반대로 ? 로 나타낸 주파수 범위에서는X _{L`} >X _{C} 이 되므로 리액턴스는 유도성이다.우리가 주목할 곳은X _{C`} =X _{L}인 주파수다. 그러면 식 (19.2)에서X _{L} -X _{C`}는 0이 되므로 임피던스로는 저항만이 남는다. 이 상태를 공진이라 하며, 이때의 주파수를 RLC 직렬회로의 공진주파수(f _{r})라 한다.리액턴스가 용량성(? 로 표시한 주파수 범위)일 때는 RC 직렬회로와 비슷하게V _{R}의 위상이V _{LC} (커패시터-인덕터에 걸린 전압)보다 앞선다. 반대로 리액턴스가 유도성( 의 주파수 범위) 일 때는 RL 직렬회로와 비슷하게V _{R}의 위상이V _{LC}보다 늦어진다.공진주파수f _{r}RLC 직렬회로가 공진이 되면, 리액턴스 성분이 상쇄되고 저항만이 남으므로 다음과 같은 특성이 나타난다.· 저항만 있는 회로이므로 위상차가 발생하지 않는다.·V _{R}이 최대가 된다.· 임피던스 Z가 최소이므로 회로의 전류는 최대가 된다.· 커패시터-인덕터 연결의 양 끝에서는 이론적으로 전압이 측정되지 않는다.·V _{L}과V _{C}의 파형을 측정하면, 크기는 같되 위상은 반대다.다음으로 공진주파수f _{r}을 살펴보자. 공진이 되면 식 (19.2)에서X _{L} -X _{C`}항이 0이 되므로 식 (19.4)와 같이 나타낼 수 있다. 식 (19.4)를 정리하면 식 (19.5)와 같이 공진주파수f _{r}을 구할 수 있다.2 pi fL- {1} over {2 pi fC} =0#(19.4)f _{r} = {1} over {2 pi sqrt {LC}}(19.5)18.3.2 RLC 병렬회로[그림 19-4]는 RLC 병렬회로다. 저항 R. 인덕터 L. 커패시터 C가 병렬로 연결되어 있고, 교류전원 V1이 인가되어 있다. 이 회로는 소자들이 병렬로 연결되어 있으므로 각 소자에 걸린 전압은 같다. 반면에 전류(i _{R},i _{eqalign{L#}},i _{eqalign{C#}})는 저항 및 리액턴스에 따라 크기가 달라지고 위상차도 나타난다.병렬회로의 임피던스 Z를 복소수로 나타내면 식 (19.6)과 같다. 이 식은 병렬 저항을 구하는 식과 형태가 같다.{1} over {Z} = {1} over {R} +j( {1} over {X _{C}} - {1} over {X _{L}} )식 (19.6)에서{1} over {X _{C}} - {1} over {X _{L}}의 항이 0보다 크면, RLC 병렬회로는 용량성 회로가 되어i _{eqalign{C#}} >i _{eqalign{L#}}이 된다. 반대로{1} over {X _{C}} - {1} over {X _{L}}의 항이 0보다 작으면, RLC 병렬회로는 유도성 회로가 되어i _{eqalign{C#}} >i _{eqalign{L#}}이 된다. 한편, 식 (19.6)으로부터 RLC 병렬회로의 임피던스 Z를 식 (19.7)과 같이 구할 수 있다.Z= {1} over {sqrt {( {1} over {R} ) ^{2} +( {1} over {X _{C}} - {1} over {X _{L}} ) ^{2}}}공진주파수f _{r}RLC 병렬회로가 공진이 되면, 리액턴스 성분이 상쇄되고 저항만이 남으므로 다음과 같은 특성이 나타난다.·i _{eqalign{L#}}=i _{eqalign{C#}}가 되고, 위상은 반대다. 따라서 전류는 상쇄된다.· 전류는 최소가 되고, 임피던스 Z는 최대가 된다.· 이론적으로 커패시터-인덕터 연결의 끝에서는 전류가 측정되지 않는다.다음으로 공진주파수f _{r}을 살펴보자. RLC 병렬회로가 공진이 되면{1} over {X _{C}} - {1} over {X _{L}}항은 0 이므로, 식 (19.8)과 같이 나타낼 수 있다.2 pi fC- {1} over {2 pi fL} =0#(19.8)식 (19.8)을 정리하면 식 (19.9)와 같이 공진주파수 f,을 구할 수 있다. 이 식은 RLC 직렬 회로일 때 구한 식 (19.5)와 같다.f _{r} = {1} over {2 pi sqrt {LC}} (19.9)[그림 19-4]는 병렬회로이므로 전압이 아닌 전류에서 위상차가 생긴다. 병렬회로에서i _{eqalign{C#}}는i _{R}보다 위상이 90° 앞선다. 반대로i _{eqalign{L#}}은i _{R}보다 위상이 90° 뒤진다. 이러한 관계를 고려하여 RLC 병렬회로의 전체 전류i _{eqalign{T#}}를 복소수로 나타내면 식 (19.10)과 같다. 이로부터 식 (19. 11)과 같이i _{eqalign{T#}}를 구할 수 있다.i _{T} =i _{R} +j(i _{C} -i _{L} ) (19.10)i _{T} = sqrt {i _{R} +(i _{C} -i _{L} ) ^{2}} (19.11)[그림 19-5]는 RLC 직렬회로에서 공진주파수f _{r}을 중심으로 주파수에 따른 전류 i의 변화를 나타낸 주파수 응답 특성이다. RLC 직렬회로는 공진일 때 전류가 최대가 되며, 이를 imax로 표시하였다. imax 의 70.7%(0.707imax)로 전류가 감소할 때의 주파수를 차단주파수 (Cutoff Frequency)라 한다. 위쪽과 아래쪽의 차단주파수를 각각 고역 차단주파수(f _{H})와 저역 차단주파수(f _{L})라 한다. 차단주파수 간의 주파수 범위는 대역폭(BW, Band Width)이라 한다.[그림 19-5]는 특정 주파수의 신호만을 통과시키는 대역통과필터(Band Pass Filter)의 특성을 보여준다. 이를 이용하면 RLC 직렬회로를 특정 방송국의 신호만을 수신하는 동조회로 (Tuning Circuit)로 사용할 수 있다.[그림 19-6]은 RLC 병렬회로의 주파수에 따른 임피던스 변화다. RLC 병렬회로는 공진일 때 임피던스가 최대가 되므로f _{r}의 위치에 Zmax 를 나타내었다. Zmax 가 70.7% (0.707 Zmax) 로 감소하는 주파수를 차단주파수(f _{L}.f _{H})로 정의하며, 이들에 의하여 대역폭이 결정된다. RLC 병렬회로도 마찬가지로 대역통과필터로 사용할 수 있다.- 임피던스임피던스는 음향학, 전파, 전기 회로 등에서 널리 사용되는 용어로서, 어떤 매질에서 파동의 전파(propagation)을 방해하거나, 어떤 도선 및 회로에서 전기의 흐름을 방해하는 정도를 나타낸다. 임피던스는 매체의 고유한 특성이며, 서로 다른 임피던스를 가진 매질의 경계면에서 반사가 일어난다. 개관적인 의미는 하나이지만 실제로 정의하는 방법은 실체에 따라 여러 가지가 있다. 전기 관련으로는, RLC 회로의 교류전압과 전류의 크기 비에 해당하는 온저항 또는 임피던스, 송전선의 전류 전달과 관련된 특성 임피던스 등이 있으며, 그 밖에 음향이나 전자기파 진행 관련하여 파동 임피던스도 있다.저항과 코일, 및 축전기가 직렬로 있는 RLC 회로에서는, 리액턴스와 저항이 복합적으로 교류에 영향을 미치는데, 그 총체적인 저항의 척도를 임피던스 혹은 온저항이라고 한다. RLC 회로에 외부기전력에 의해 강제로 전기진동이 일어나면, 기전력과 전류 사이에 위상차가 발생할 수 있다. 임피던스는 교류전압의 진폭과 실제 회로에 흐르는 교류의 진폭의 비율로 정의된다. 임피던스 Z와 저항 R, 그리고 용량성 리액턴스 Xc 및 유도 리액턴스 XL와의 관계식은Z`=` sqrt {R ^{2} +(X _{L} -X _{C} ) ^{2}}이다. [1]5. 실험 방법19.4.1 RLC 직렬회로(1) [그림 19-7]의 실험 회로를 구성하라. 저항 R=470[Ω] 인덕터 L=10[mH] 커패시터 C=0.1[㎌]를 연결하라.(2) 교류전원 V1=1[KHz], 2Vpp의 정현파를 인가하라.(3) 식 (19.5)로 공진주파수(이론값)를 계산하여 [표19-1]에 기록하라.

공학/기술| 2025.09.17| 9페이지| 1,500원| 조회(159)

예비레포트, RLC 회로, RLC 회로와 공진 예비레포트

미리보기

닫기
판매자 표지

수동소자(RLC)를 사용한 수동필터(passive filter) 제작_예비레포트

11주차 예비레포트1. 실험 제목수동소자(RLC)를 사용한 수동필터(passive filter) 제작2. 실험 주제RC, RL 및 RLC회로의 주파수응답을 통하여 필터로서의 특성을 이해하고 저역통과(low-pass) 필터, 고역통과(high-pass), 대역저지(band-stop) 필터를 설계할 수 있도록 한다.3. 실험 장비1) 저역통과 RC필터? 실험장비: 파형발생기 1대, 오실로스코프 1대? 부품: 저항 1 kΩ 1개, 커패시터 0.01 μF 1개2) 고역통과 RL필터? 실험장비: 파형발생기 1대, 오실로스코프 1대? 부품: 저항 1 kΩ 1개, 인턱터 10 mH 1개3) 대역저지 RLC필터? 실험장비: 파형발생기 1대, 오실로스코프 1대? 부품: 저항 1 kΩ 3개, 커패시터 0.01 μF 1개, 인턱터 10 mH 1개4. 관련 이론(1) low pass RC filter로우패스 필터(Low-pass filter, LPF) 또는 저주파 통과 필터는 특정한 차단 주파수 이상 주파수의 신호를 감쇠시켜 차단 주파수 이하의 주파수 신호만 통과시키는 필터를 의미한다. 필터의 세부적인 주파수 응답은 필터 설계에 따라 달라진다. 이러한 저주파 통과 필터는 종종 오디오 부문에서 고주파 차단 필터(high-cut filter)나 고역 차단 필터(treble-cut filter)이라 부르기도 한다. 저주파 통과 필터와 반대의 기능을 하는 필터로 고주파 통과 필터가 있다.광학에서는 "하이 패스"(High-pass)와 "로우 패스"(Low-pass)가 주파수와 빛의 파장 중 어느 쪽에 속하느냐에 따라서 서로 다른 의미를 가질 수 있다. 주파수의 하이 패스 필터(고주파 통과 필터)는 파장의 로우 패스 필터가 되며, 반대로 주파수의 로우 패스 필터(저주파 통과 필터)는 파장의 하이 패스 필터가 될 수 있다. 이 때문에 광학에서 파장 필터는 혼란을 막기 위해 로우 패스/하이 패스 대신 롱 패스(Long-pass), 숏 패스(Short-pass)라고 부른다.저주파 통과 필터는 단시간에 튀어나오는 잡음 성분인 고주파 성분을 제거하고 장기 추세 신호만 통과시키기 때문에 보다 신호를 부드럽게 만들 때 사용된다. 보통 음성에 사용되는 히스 필터나 아날로그-디지털 변환 중 신호 전처리를 위한 안티에일리어싱 필터, 데이터 세트 평활화를 위한 디지털 필터, 가우시안 블러 등 다양한 분야에서 응용된다. 또한 금융 분야에 사용되는 이동평균필터 또한 특정한 종류의 저주파 통과 필터에 해당되며, 다른 저주파 통과 필터에 사용하는 것과 같은 신호 처리 기술로 분석할 수 있다. [1](2) high pass RL filter하이패스 필터(High-pass filter, HPF) 또는 고주파 통과 필터는 특정한 차단 주파수 이하 주파수의 신호를 감쇠시켜 차단 주파수 이상의 주파수 신호만 통과시키는 필터를 의미한다. 필터의 세부적인 주파수 응답은 필터 설계에 따라 달라진다. 고주파 통과 필터는 대개 선형 시불변 시스템으로 모델링된다. 이러한 고주파 통과 필터는 종종 오디오 부문에서 저주파 차단 필터(low-cut filter)나 저역 차단 필터(bass-cut filter)라고 부른다. 고주파 통과 필터는 0이 아닌 평균 전압에 민감한 회로나 무선 주파수 장치 같은 곳에서 직류 전압을 차단하는 데 사용하는 등 다양한 분야에 활용된다. 또한 로우패스 필터와 같이 사용하여 대역 필터를 만들 수도 있다. 광학에서는 "하이 패스"(High-pass)와 "로우 패스"(Low-pass)가 주파수와 빛의 파장 중 어느 쪽에 속하느냐에 따라서 서로 다른 의미를 가질 수 있다. 주파수의 하이 패스 필터(고주파 통과 필터)는 파장의 로우 패스 필터가 되며, 반대로 주파수의 로우 패스 필터(저주파 통과 필터)는 파장의 하이 패스 필터가 될 수 있다. 이 때문에 광학에서 파장 필터는 혼란을 막기 위해 로우 패스/하이 패스 대신 롱 패스(Long-pass), 숏 패스(Short-pass)라고 부른다.(3) band stop RLC filter대역 저지 필터는 저역통과필터 와 고역통과필터가 병렬로 연결되어 형성된다. 대역저지 필터의 주요 기능은 특정 주파수 대역을 제거하거나 중지하는 것이다. 대역저지 필터는 대역 거부, 노치 또는 대역 제거 필터와 같은 다른 이름으로도 지칭된다. 고역 통과 필터에는 하나의 차단 주파수가 있고, 저역 통과 필터에도 하나의 차단 주파수가 있지만 이 대역통과 필터와 대역저지 필터에는 두 개의 차단 주파수가 있다. 이 대역 차단 필터는 두 개의 차단 주파수 사이에 있는 특정 주파수 범위를 거부한다. 이는 높은 차단 주파수보다 높은 주파수와 낮은 차단 주파수보다 낮은 주파수를 허용한다. 이러한 대역 저지 필터에는 저지 대역 1개와 통과 대역 2개가 있다.[3]5. Pspice simulation(1) PSpice 시뮬레이션을 통해 저역통과 RC필터(그림1)의 주파수 응답을 Magnitude Bode plot 과 Phase Bode plot으로 나타내라. 차단 주파수를 구하라. [R = 1 kΩ, C = 0.01 μF, vin = 5 Vpp 정현파 사용]차단 주파수=15.923[KHz](2) PSpice 시뮬레이션을 통해 고역통과 RL필터(그림 2)의 주파수 응답을 Magnitude Bode plot 과 Phase Bode plot으로 나타내라. 차단주파수를 구하라. [R = 1 kΩ, L = 10 mF, vin = 5 Vpp 정현파 사용]차단 주파수 = 15.923 [KHz](3) PSpice 시뮬레이션을 통해 대역저지 RLC필터(그림 4)의 주파수 응답을 Magnitude Bode plot 과 Phase Bode plot으로 나타내라. 공진주파수(f0)와 차단주파수(f1, f2), 대역폭(Bandwidth)을 구하라. [R =0.5, 1, 2 kΩ, C = 0.01 μF, L = 10 mF, vin = 5 Vpp 정현파 사용]1) R= 0.5kΩ공진주파수: 15.923 [KHz]차단주파수: 6.58[KHz], 38.512[KHz]대역폭: 31.932 [KHz]2) R = 1 kΩ공진주파수: 15.923 [KHz]차단주파수: 9.752[KHz], 25.644[KHz]대역폭: 15.892 [KHz]3) R = 2 kΩ공진주파수: 15.923 [KHz]차단주파수: 12.332[KHz], 20.412[KHz]대역폭: 8.08[KHz]6. 예비보고서(1) 저역통과 RC필터(그림1)의 전달함수와 차단주파수를 구하고 asymptotic Bode plot 으로 전달함수의 크기(magnitude)를 그린 뒤, 결과를 분석하라. [R = 1 kΩ, C = 0.01 μF]

공학/기술| 2025.09.17| 10페이지| 1,500원| 조회(117)

예비레포트, Passive filter, 수동소자(RLC)를 사용한 수동필터

미리보기

닫기
판매자 표지

D_latch and D flip-flop, JK flip-flop_예비레포트

2주차 예비레포트1. 실험 제목1) D-latch and D flip-flop2) J-K flip-flop2. 실험 목적D-latch and D flip-flop1) 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증2) NAND 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험3) D 플립-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조사J-K flip-flop1) 동기 및 비동기 입력 방식을 포함한 J-K 플립-플롭의 다양한 구성에 대한 시험2) 토글 모드에서 주파수 분할 특성 관찰3) J-K 플립-플롭의 전달 지연 특성 측정3. 실험 장비1) 7486 quad XOR 게이트XOR(exclusive OR) 게이트는 두 개의 입력 A와 B를 받아 입력 값이 같으면 0을 출력하고, 입력 값이 다르면 1을 출력한다. [1]2) 7400 quad NAND 게이트모든 입력이 논리 상태 1일 때 출력이 논리 상태 0이 되고, 그 이외일 때는 출력이 논리 상태 1이 되는 소자. 즉 부정논리곱(NAND) 연산을 하는 소자이다. [2]3) 7404 hex 인버터논리 회로에 있어서 부정(NOT)을 행하는 회로. 이것을 일반적으로 NOT 회로라 한다. 혹은 부정을 하는 논리 소자(logic device)를 말한다. 부정을 하는 논리 회로인 경우 입력과 출력은 각각 하나씩 대를 이룬다. 논리로서 1이 입력되면 0이 출력되고, 0이 입력되면 1이 출력된다. 이와 같이 입력과 반전된 논리가 출력된다. 또 입력과 출력 관계가 반전되어 있는 소자나 회로를 단순히 인버터라 부르는 경우가 있다. [3]4) 7474 dual D 플립-플롭데이터 입력 D 및 클록 입력 T의 2단자와, 출력의 2단자를 가지고 있는 그림과 같은 플립플롭 회로이다. 그 동작은 입력 D에 “1”이 가해지고 클록 펄스가 입력 T에 인가되면 출력 Q에는“1”이, 에는 “0”이 출력된다. 다음에 D가 “0”일 때 클록 펄스가 가해지면 출력 Q에는 “0”이, 에는 “1”이 출력된다. [4]5) 7476 dual J-K 플립-플롭세트 입력 단자 및 리셋 입력 단자가 있고 세트 신호로 인해 1의 상태, 리셋 신호로 인해 0의 상태로 되는 플립플롭에서 세트 신호와 리셋 신호가 동시에 가해졌을 때의 상태가 반전하는 플립플롭. 동기식 J-K 플립플롭의 입력값과 출력값의 관계를 나타냈다. Qn, Qn+1은 n, n+1번째의 클록 펄스가 들어갈 때의 출력을 표시한다. [5]6) 4비트 DIP 스위치보통의 IC와 같은 치수의 스위치. 컴퓨터의 설정 등에 널리 사용되고 있는데, 기판에 직접 꽂아서 회로 내에서 사용되는 경우가 많다. [6]7) LED발광 다이오드. Ga(갈륨), P(인), As(비소)를 재료로 하여 만들어진 반도체. 다이오드의 특성을 가지고 있으며, 전류를 흐르게 하면 붉은색, 녹색, 노란색으로 빛을 발한다. 전구에 비해 수명이 길고 응답 속도(전류가 흘러서 빛을 발하기까지의 시간)가 빠르고 다양한 모양으로 만들 수 있다는 데 이점이 있어, 피크인디케이터 또는 숫자 표시에 가장 적당하다. [7]8) 저항전기저항(電氣抵抗, electrical resistance)은 도체에서 전류의 흐름을 방해하는 정도를 나타내는 물리량이다. 국제단위계 단위는 옴이고 ΩOmega로 나타낸다. 전기 회로 이론에서는 간단히 줄여 저항이라고 부른다. [8]4. 관련 이론1) 래치래치는 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한 개 또는 두 개를 사용한다. 논리 회로 시스템 설계에서 경우에 따라 래치의 입력을 반영할 시점을 조절할 필요가 있다. 즉, 입력 신호가 들어와도 입력 시기를 조절하여 Q의 상태변화가 없도록 하는 제어 신호가 있고, 이것으로 입력을 무시하거나 또는 출력에 반영할 수 있다. 이때 사용하는 신호가 게이트(gate, 또는 enable)이다. 표시는 E(enable, E, EN, G 등으로 표시)로 하고, 입력신호와 별도의 제어 입력이 같이 있다. 이 신호가 존재하는 래치를 게이트-래치(gated latch)라고 한다. E 신호가 없을 경우는 입력의 상태가 바로 반영된다. [9]2) 플립-플롭 (Flip-Flop)플립플롭과 래치는 전자공학에서 1비트의 정보를 보관, 유지할 수 있는 회로이며 순차 회로의 기본요소이다. 조합논리회로에 비해 플립플롭은 이전상태를 계속 유지하여 저장한다. 디지털 공학에서 입력을 출력에 반영하는 시점을 클럭 신호의 순간 엣지에서 반영하는 플립플롭과, 입력에 따라 항상 반영되는 래치로 구분된다. 필요한 플립플롭의 클럭 신호는 수정 발진기 등을 이용하여 생성한다. 복잡한 회로는 많은 플립플롭이 같은 클럭신호를 사용하므로 전용의 클럭 배선이 필요한 경우도 있다.조합 회로를 단순하게 조합 논리 기능을 실현하는 회로가 아니고, 지연된 하나의 출력을 피드백하여 입력에 넣으므로써 정보를 보관, 유지하는데 사용하는 특징이 있다. 조합 회로에서 일반적으로 출력의 반대 논리인 음의 성질로 여겨지는 출력 신호의 지연을 피드백, 루프의 입력 신호에 사용하도록 구성하는 것이 흥미롭다. [9]3) SR래치SR 래치는 가장 간단한 순차회로이다. 여기서 S(set)는 출력 1을, R(reset)은 출력 0으로 되도록 한다는 의미이다. NOR 논리 게이트를 교차 되먹임 입력을 통해 만들어진다. 저장된 현재 상태출력은 Q로 표시한다. S과 R 입력이 모두 0이면, Q와 Q 출력 상태가 되먹임(feedback) 입력되어 이전상태가 유지된다. 만약 S (Set)가 H이고, R (Reset)이 L이면, 출력 Q는 H로 된다. 만약 R이 H이고 S가 L로 입력되면, 출력 Q는 L 상태가 된다. [9]4) J-K 플립플롭JK 플립플롭은 RS래치에서 금지된 입력(RS 래치에서 RS='11')을 토글로 바꾸어 동작하도록 만들어진 플립플롭이다. 결국 RS 플립플롭에 토글 기능을 합친 플립플롭이다. 입력 JK가 논리 입력 00, 01, 10은 RS 플립플롭과 같고, JK=11일 때, Q는 반전된다. [9]5. 실험 방법[그림 15-7]D-latch and D flip-flop① [그림 15-7] 의 회로를 구성한다.② CLK에 주파수=1Hz, 5Vpp, offset=0V 인가한다.V _{dc}③ =5V, Current Limit=100mA 로 설정한다.

공학/기술| 2025.09.17| 8페이지| 1,500원| 조회(124)

D flip-flop, JK FLIP-FLOP, D latch

미리보기

닫기