전기는삐지직 스토어

전기는삐지직

개인인증

팔로워1 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

26개
전체 판매량

417개
최근 3개월 판매량

0개
자료후기 점수

평균C
자료문의 응답률

-

전체자료 26개

인하대 기초실험2 MOSFET의 기본특성(예비보고서 및 결과보고서)

MOSFET의 기본특성MOSFET는 풀어쓰면 Metal Oxide Semiconductor Field Effect Transistor, 즉, 금속산화막반도체 전계효과 트랜지스터라고 한다.위의 그림은 n-채널 MOSFET와 p-채널 MOSFET의 단면 구조이다. MOSFET의 동작은 게이트와 실리콘 기판 사이에 전압을 인가하여 게이트 산화막에서의 수직 방향의 전계 세기를 크게 하면 실리콘 표면에 반전 캐리어가 모이게 된다. 이러한 반전 캐리어가 모인 실리콘 표면을 채널이라고 하며, 정공이 모인 경우 p-채널, 전자가 모인 경우를 n-채널이라 한다. 게이트 전압이 0v일 때 소스와 드레인 사이의 채널형성 여부에 따라 공핍형과 증가형으로 구분된다. 증가형 MOSFET의 경우 소스에 대한 게이트 전압이 0v일 때 채널이 형성되어 있지 않아 드레인과 소스 간에 전류가 흐르지 않는다.양과 음의 게이트 소스 전압에서 동작함 음의 Vgs는 핀치 오프 전압이 될 때까지 드레인 전류를 감소시켜 드레인 전류가 흐르지 않게 하고 전달특성은 음의 게이트 소스전압에 대해서는 동일하지만 양의 Vgs값에 대해서는 드레인 전류는 계속적으로 증가한다. 특히 게이트는 Vgs의 음과 양전압 상태에서는 채널과 절연되어 있으므로 디바이스는 Vgs의 어떠한 극성에 대해서도 동작하지만 어는 경우나 게이트 전류는 흐르지 않는다.디바이스 구조에는 드레인과 소스 사이에 채널을 갖고 있지 않고 양의 게이트 소스전압을 인가하면 게이트 아래의 기판영역에 있는 정공을 밖으로 밀어내서 공핍영역을 발생시킨다. 게이트 전압이 충분히 큰 양전압일 때 전자는 공핍영역으로 끌려 들어와 마치 공핍영역이 드레인과 소스사이의 n채널로써 동작하도록 한다. 게이트 소스 전압이 임계 전압 Vt를 넘기 전에는 드레인 전류가 흐르지 않고 양전압이 임계 전압 Vt이상에서 드레인 전류를 증가시키네 되는데 이때의 임계 전압 Vt를 문턱전압이라 한다.게이트-소스 전압Vgs와 드레인-소스 전압 Vds에 따른 MOSFET의 동작을 그림으로 보면 다음과 같다.그림 B는 MOSFET의 전압-전류 특성을 나타낸 것으로 차단 영역, 선형영역, 포화점, 포화 영역으로 구분하며, 점선은 포화점의 연결이다.(1) 차단(cutoff) 영역소스와 기판의 전압을 0v로 인가하고 Vgs의 전압이 문턱전압보다 작을 때 위 그림A의 (a)에서처럼 소스와 드레인 사이에는 채널이 없기 때문에 전류의 흐름은 없다. 이 때 MOSFET는 차단영역에 있게 된다.(2)선형(linear) 영역게이트의 전압을 양의 전압으로 증가시키면 정공들이 기판쪽으로 밀려나면서 게이트 근처에는 공핍 영역이 형성된다. 게이트에 인가되는 전압을 더욱 증가시키면 게이트 근처에 전자들이 모이게 되고 반전 채널이 형성된다. 이때 드레인에 전압을 인가하면 소스와 드레인 사이에 전류가 흐르기 시작한다. MOSFET가 선형영역에서 동작하는 전압 조건은 드레인에 인가된 전압이 게이트에 인가된 전압과 문턱전압의 차이보다 작을 때 선형영역에서 동작한다. 이 때의 MOSFET는 채널에서 반전 전하의 분포는 그림A의 (b)와 같다.(3)핀치-오프 영역선형영역에서 동작하는 MOSFET의 드레인 단자에 인가된 전압을 더욱 증가시키면, 드레인 근처에서의 반전 전화의 분포가 점점 작아져 채널에서의 반전 영역이 그림A의 (c)처럼 짧아지게 된다. 이 때 채널이 핀치-오프되었다고 한다. 즉 핀치-오프가 발생하는 전압 조건은 MOSFET가 선형 영역과 포화영역의 경계가 되는 전압 조건이다.(4)포화영역드레인에 인가된 전압을 게이트 전압과 문턱전압의 차이 이상으로 증가시키면 MOSFET의 반전 전하의 분포는 그림A의 (d)와 같다. 이때 MOSFET의 전류는 드레인 전압에 따라 더 이상 증가하지 않으며, 포화영역에서 MOSFET는 동작하게 된다.

공학/기술| 2021.07.23| 6페이지| 1,000원| 조회(206)

전기전자, 인하대, 기초실험

미리보기

닫기
인하대 실험1 Thermistor 온도센서의 기초특성 및 온도계측회로 평가D별로예요

<썸네일을 참고해주세요>

공학/기술| 2021.07.23| 2페이지| 1,000원| 조회(177)

전기전자, 인하대, 기초실험

미리보기

닫기
인하대 기초실험2 소신호 공통 컬렉터 교류증폭기

소신호 공통 컬렉터 교류증폭기공통 컬렉터 증폭기는 에미터 전압이 베이스 전압과 거의 같은 파형이 나오므로 출력이 입력을 따라간다는 현상을 명칭으로 흔희 에미터 플로어라고 부르며, 입력전압은 결합 캐패시터를 통해 베이스에 공급되고 출력전압은 에미터 단에서 얻는다. 공통 컬렉터 증폭기는 전압이득이 거의 1이고 높은 전류이득과 입력저항을 얻을 수 있다는 장점이 있어 주로 임피던스 정합에 사용되기도 하며, 또한 출력단 부하의 크기가 작은 경우 전체 증폭기의 전압이득이 감소되는 것을 방지하기 위해 부하와 출력단 사이에 위치하여 증포기의 이득을 감소시키지 않도록 하는 버퍼증폭기로도 흔히 사용된다.여기서 C1은 교류 결합 커패시터로 직류 결합 및 다른 원하지 않는 주파수를 차단하며 고역 통과 필터 RC회로: C1&Rin 이 있다. R1과 R2는 전압 분배 바이어스로 입력신호에 양의 직류 수준 또는 동작점 Q를 설정한다. Re는 출력에서 클리핑 없이 최대 대칭 출력을 스윙하며 C2는 부하 저항과 더불어 고역 통과 필터를 구성한다. 커패시터가 입력 및 출력단에 모두 연결됨으로 직류 작동점을 방해하지 않고도 교류 입출력 신호를 추가 가능하다. 고로 전압분배 바이어스 공통 컬렉터 회로, 교류 증폭기로 전압 이득이 없고 입력 전압 미러링이 되며 전류 이득은 있고, 높은 입력 임피던스가 나온다. 밑에 식처럼 계산이 되어진다.공통 컬렉터 회로 기본 모델은 이미터 팔로워라고 부르는데 이때 회로에서 출력 전압은 입력에 대한 출력의 Vbe를 제외하면 입력에 대한 거울 이미지로 출력이 된다. 즉 크기와 위상이 입력을 따라가는 출력이고, Vbe 가 0.6v보다 작을 경우 입력이 음의 스윙으로 변이 될 때, 트랜지스터는 꺼지게 된다. pn 접합이 역바이어스 이므로 그 영역에서 출력이 잘린다. 전압 이득은 없지만, 출력 임피던스보다 매우 큰 입력 임피던스를 가지는 장점이 있다. 전류 이득은 있으므로 입력 전류(Ib)에 비해 훨씬 더 큰 출력 전류 (Ie)를 가진다.공통 컬렉터 구성회로 모델에서 교류 결합 커패시터의 식은 C1=1/2π*f3dB*Rin 로 표현 할 수 있고 증폭기 입력저항은 Rin(직류)=Hfe*Re, Rin(교류)=Hfe(Re*Rload/Re+Rload) 표현가능하며 정지 전류는 Iq=Ic와 같다. C2=1/2π*f3db*Rload 이며 출력에서 클리핑 없이 최대 대칭 출력 스윙으로 Ve=1/2*Vcc 이며, Ie=Iq이며 Re=Ve/Ie이다.공통 컬렉터 회로 설계를 하면Rin(ac)=Hfe(Re*Rload/Re+Rload)=100[5k*3k/5k+3k]=190kΩ고로 입력 저항은1/Rin=1/R1+1/R2+1/Rin(ac)Rin = 40kΩ이며 교류결합 커패시터 c1=1/2π*100hz*40kΩ = 0.04μF출력에서 최대 대칭 스윙을 얻기 위해 Vout=1/2Vcc이므로 = 5v/1mA = 5kΩ이다. 무부하 전류 선택으로 Iq=Ic=1mA이다. 커패시터 C2=1/2π*100hz*3kΩ = 0.5F이다.전압 분배저항은 통하여 R2/R1=Vb/Vcc-Vb = Ve+0.6v/Vcc-(Ve+0.6) 근사값 적용하면 R1=R2=100kΩ이 된다. 실용식으로 R1R2/R1+R2

공학/기술| 2021.07.23| 2페이지| 1,000원| 조회(128)

전기전자, 인하대, 기초실험

미리보기

닫기
인하대 기초실험2 결과보고서(소신호 공통 컬렉터 교류증폭기)

실험8 결과보고서공통 컬렉터 증폭기는 에디터 전압이 베이스 전압과 거의 같은 파형이 나오므로 출력이 입력을 따라 간다는 현상을 나타내는 명칭으로 흔희 에미터 플러어라고도 부르며, 입력전압은 결합 캐패시터를 통해 베이스에 공급되고 출력전압은 에미터 단에서 얻는다. 공통 컬렉터 증폭기는 전압이득이 거의 1이고 높은 전류이득과 입력저항을 얻을 수 있다는 장점이 있어 주로 임피던스 정합에 사용되기도 하며, 또한 출력단 부하의 크기가 작은 경우 전체 증폭기의 전압이득이 감소되는 것을 방치하기 위해 부하와 출력단 사이에 위치하여 증폭기의 이득을 감소시키지 않도록 하는 버퍼증폭기로도 흔히 사용된다.1. 공통 컬렉터 증폭기의 직류 해석직류 등가회로 해석 계산과정2. 공통 컬렉터 증폭기 입출력 특성(2) 저항 R1 개방 후 출력파형 측정(3) R1 단락시킨 후 출력파형 측정(4) R2를 개방한 후 출력파형 측정(5) Re 개방한 후 출력파형 측정(6) 공통 컬렉터 교류 증폭기 고장진단 기록표

공학/기술| 2021.07.23| 3페이지| 1,000원| 조회(222)

전기전자, 인하대, 기초실험

미리보기

닫기
인하대 기초실험2 공통 에미터 교류증폭기

공통 에미터 교류증폭기공통 이미터 증폭기는 다른 증폭기 구조에 비해 중간 정도의 입력 저항, 큰 전압 이득, 큰 전류 이득, 그리고 큰 출력 저항을 가지며, 다단 증폭기에서 주로 중간 증폭단으로 사용된다. 그러나 고주파 특성은 밀러 효과로 인해 양호하지 않다. 공통 이미터 증폭기에 대해 부하 저항의 변화에 대한 증폭도 변화와 바이어스 변화에 대한 출력 파형의 변화를 해석 애플릿을 통해 관측할 수 있다. 부하 저항이 증가하면 증폭도가 증가하여 출력 파형의 진폭도 증가한다. 바이어스 저항이 증가하면 트랜지스터의 동작점은 포화 영역쪽으로 이동하고 감소하면 차단 영역쪽으로 이동한다. 이러한 동작점의 변화로 증폭도의 증감과 출력 파형에 왜곡이 수반된다.안정적인 소신호 교류전압 증폭기를 통해 베이스에 입력된 파형은 -Av = Vout/Vin = -Rc/Re+rtr전압이득을 통해 반전된 출력 전압을 증폭시킨다.(1) 동작점 전류 iq 설정-> 무부하 전류 iq = ic선택 -> iq=0.5mA-> Vc=1/2Vcc일 때 Rc값 계산Rc=Vcc-Vc/ic= (Vcc-1/2Vcc)/ iq-> 5V/0.5A=10KΩ(2) 이미터 전류 ie 계산(3) 전압 이득 Av 계산(4) 전압 이득 Av 해석 iq= 0.5mA = Ic =IeAv=Vout/Vin = Rc/rtr 출력 파형 입력 파형 반대로공통 이미터 회로에서 전압이득 Av 안정화를 위하여 전압 이득이 줄어드는 것을 방지하고 동시에 온도변화에 대한 안정성 확보를 위해 Av= Rc/rtr -> rtr은 온도변화에 민감하고 전압 이득 특성이 불안정하기 때문에 바이어스 전압 선택의 폭이 제한적이므로 이미터 단자에 저항 Re 연결하여 전압 이득이 온도변화에 따라 변화하는 영향 감소시킨다. 이미터 단자에 병렬 바이패스 커패시터 Cbp 연결하여 고주파 교류신호일 때, 저항의 효과를 지운다. Vb증가 하면 Ic 증가하고 Vc 감소한다.출력에서 최대 스윙을 얻기 위하여 Vout=1/2VccRc=Vcc-Vc/IC= 10V/1mA=10kΩ 이 되며 , 이미터의 저항은 Re=Ve/Ie= 1v/1mA = 1kΩ 이 되어 온도 변화소거 저항이 된다. 전압 분배저항을 통하여 R2/R1= Vb/Vcc-Vb-> R1=11.5R2 =1.6v/20v-1.6v=1/11.5R1=115kΩ, R2=10kΩ이 된다 고로 대기 기본전압은 Vb=Ve+0.6v=1.6v 가 되고 Ve= 1v , Iq=Ie=1mA가 딘다. 필터 커패시터 구하는 방법은이므로 Rin을 구해야 한다. 병렬저항 공식을 통해 1/Rin=1/R1+1/R2+1/Rin(base)=1/110kΩ + 1/10kΩ + 1/100(26Ω+74Ω) 더하면 Rin=5kΩ이 되며 커패시터 C1은 1/2π*100*5kΩ=0.32μF이 나온다 바이패스 커패시터는 앞의 식 Rin 대신 rtr+R3가 들어가면 1/2π*100*100Ω=16μF이 나온다

공학/기술| 2021.07.23| 2페이지| 1,000원| 조회(115)

전기전자, 인하대, 기초실험

미리보기

닫기