LilieLL 스토어

LilieLL

개인인증

팔로워1 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

11개
전체 판매량

266개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 11개

연세대 전기전자공학부 20-1학기 기초아날로그실험 결과레포트 6

Result Report 6 – Oscillator와 Timer TOC o "1-3" h z u Hyperlink l "_Toc44063884" 1.실험 목표 PAGEREF _Toc44063884 h 2 Hyperlink l "_Toc44063885" 2.실험 결과 및 분석 PAGEREF _Toc44063885 h 2 Hyperlink l "_Toc44063886" 2-1 Triangular/Square wave generator PAGEREF _Toc44063886 h 2 Hyperlink l "_Toc44063887" 2-2 LED flasher PAGEREF _Toc44063887 h 6실험 목표이번 실험의 목표는 Op-amp 및 passive components (R/C)를 사용하여 Triangular/Square wave generator를 설계하고, PSPICE 및 breadboard에서 구현하는 것이다. 또한 555 timer IC의 두 가지 동작 영역(astable, monostable mode)을 이해하고, 555 timer IC를 사용하여 PSPICE 및 breadboard에서 LED flasher를 구현할 것이다.실험 결과 및 분석2-1 Triangular/Square wave generator이 실험에서는 T=10ms, =5V인 삼각파/사각파를 출력하는 Triangular/Square wave generator를 설계하고, oscilloscope로 V1, V2 파형을 관찰할 것이다.[Figure 1-1] Triangular/Square wave generator사용한 소자 값은 다음과 같다.R110kΩR210kΩR330kΩC1μF[Figure 1-2] 출력 파형 (CH1: V1, CH2: V2)RC relaxation oscillator중 하나인 Triangular/Square wave generator는 RC 타이밍 회로를 사용하며, 상태를 변경하여 주기적인 삼각/사각 파형을 생성한다. RC relaxation osator는 저항 R1을 통해 흐르는 전류로 커패시터를 충전하는 과정과, 특정 threshold 전압에 도달하면 커패시터에 쌓인 전하가 방전되는 과정으로 작동된다. 이러한 원리로 Triangular/Square wave generator에서는 integrator역할을 한다.Integrator의 출력은 삼각파이며 comparator를 구동하는데 사용되고, comparator는 사각파를 출력하여 integrator를 구동하는데 사용된다. 전원 공급기에 처음으로 연결되었을 때, comparator의 출력 전압이 에 있었다고 가정한다면, 이 출력은 을 통해서 integrator의 반전 입력단에 연결된다. Integrator는 양의 상승 ramp를 출력하고, ramp 전압이 upper trigger point (UTP)까지 증가한다면, comparator의 출력 전압은 로 바뀐다. 는 integrator의 출력 전압 방향이 반대 방향인 음의 하강 ramp가 되도록 하는 원인이 된다. 음의 하강 ramp는 comparator의 lower trigger point (LTP)로 감소할 때까지 지속된다. 이때 comparator의 출력 전압은 다시 로 바뀌고 이러한 동작이 반복된다.사각파를 출력하기 위해서 comparator를 사용한 이유는 다음과 같은 특징이 있기 때문이다. Comparator는 positive feedback을 이용한 회로이고, 입력 전압과 기준 전압의 차이를 비교하여 출력으로 나타낸다. 이때 출력은 입력 전압이 기준 전압보다 크거나 작음에 빠르게 반응하므로 , 두 출력 상태 사이의 스위칭이 빠르게 일어난다. 따라서 사각파가 출력될 수 있는 것이다. Comparator는 출력의 상태를 변경하는데 필요한 입력 전압의 차이의 최소 양이 작으면 작을수록 정확도가 높다.위의 실험을 할 때, 저항 R1을 8kΩ으로 사용하려 했지만 7kΩ이 없어서 10kΩ으로 대체해서 사용하였다. 그 결과 주기가 T=13ms이고 의 peak-to-peak 전압 값이 약 8.6V가 나왔으로는 PSPICE로 동일한 회로를 구성하여 동일한 동작을 하는지 확인하였다.[Figure 1-3] Triangular/Square wave generator 회로[Figure 1-4] 시뮬레이션 결과시뮬레이션 결과를 보면 V1 출력 전압 값이 약 4.99V, 주기가 77.111ms - 67.674ms = 9.437ms임을 알 수 있다. 실험 결과를 통해 전압 값을 구해보면, /2 = 4.28V임을 알 수 있는데, 만약 저항 R1을 10kΩ이 아니라 8kΩ을 사용한다면 시뮬레이션 결과값에 근접한 값, 즉 주기 T=10ms, =5V를 얻을 수 있을 거라고 예상된다. 실험 결과에 약간의 오차가 있지만 실험을 통해 Triangular/Square wave generator가 잘 작동된다는 것을 확인하였다.오차가 발생하지 않게 하려면 계산 값과 정확히 일치하는 소자를 사용해야 하며, 오차율이 적은 저항과 커패시터를 사용해야 한다.2-2 LED flasher이 실험에서는 주기 T=0.6s이고 Astable mode에서 동작하는 LED flasher를 설계하고, oscilloscope로 파형을 관찰할 것이다.[Figure 2-1] LED flasher사용한 소자 값은 다음과 같다.R120kΩR210kΩR351ΩRS1kΩC122μFC268nF위의 회로는 555 timer가 연결되어 astable mode에서 free-running relaxation oscillator로 작동한다. 외부 구성 요소인 R1, R2, C1은 진동 주파수를 설정하는 타이밍 회로를 형성한다. Control 단자에 연결된 C2는 decoupling을 위한 것으로 타이머 작동에는 아무런 영향이 없다.LED가 제대로 깜빡이는지 확인하기 위해 을 보다 길게 설정하였다. 따라서 저항 R1은 20kΩ, 저항 R2는 10kΩ, C1는 22μF로 설정하였다. 이와 같은 소자 값으로 과 , 주기를 구하면 다음과 같다.[Figure 2-2] 출력 파형BJT를 사용해서 회로를 구현할 경우, 출력 전압이 현저히 낮게 LED에 불빛이 들어오지 않아 BJT를 제외하고 실험하였다.위의 상태에서 LED를 연결했을 때, 출력 전압이 급격히 낮아지는 현상을 볼 수 있다. 노란색 LED, 주황색 LED, 초록색 LED중에서 초록색 LED의 전압 소모량이 제일 적었고 나머지 LED들을 이용했을 경우, on/off의 경계가 모호했다. 출력 전압이 가장 크게 나타날 때는 6V, 가장 낮을 때는 1.2V로 나타났다.[Figure 2-2] 일 때[Figure 2-3] 일 때[Figure 2-4] Astable mode일 때의 555 timer 동작Astable mode의 555 timer는 초기에 전원이 켜지면 외부 요소인 커패시터 가 충전되지 않아 trigger 전압 (2번 핀)이 0V가 된다. 이로 인해 [Figure 2-4]에 있는 하위 comparator의 출력이 (high), 상위 comparator의 출력이 (low)가 되어 flip-flop의 출력이 0이 된다. 따라서 트랜지스터 의 Base는 low상태가 되어 트랜지스터가 꺼지게 된다.시간이 지나면 커패시터 는 R1과 R2를 통해 충전을 시작한다. 커패시터의 전압이 에 도달하면 하위 comparator의 출력이 low로 전환되고, 커패시터의 전압이 에 도달하면 상위 comparator의 출력이 high로 전환된다. 이로 인해 RS flip-flop의 출력이 1이 되고 트랜지스터 의 Base는 high가 되어 트랜지스터가 켜진다. 이어서 저항 R2와 트랜지스터 를 통해 커패시터의 방전 경로가 생성되고, 커패시터가 방전되기 시작하여 상위 comparator의 출력이 low가 된다. 커패시터의 전압이 까지 방전되는 시점에서 하위 comparator의 출력이 high로 전환되어 RS flip-flop의 출력이 0이 되므로 트랜지스터 의 Base는 low가 되어 트랜지스터가 꺼진다.또다른 charging cycle이 시작되고 전체 과정이 반복된다. 따라서 555 timer의 출력 결과는 Duty cycle이 저항 R1과 R2값에 따라 달사각파이다.다음으로는 PSPICE로 동일한 회로를 구성하여 동일한 동작을 하는지 확인하였다.[Figure 2-5] LED flasher 회로 (astable mode)주기[Figure 2-6] 시뮬레이션 결과시뮬레이션 결과를 보면 출력 전압 값이 6V, 주기가 2.55s – 1.94s = 0.61s, LED가 켜지는 시간이 =2.55s-2.09s=0.46s, LED가 꺼지는 시간이 로, 실험 결과와 시뮬레이션 결과 모두 처음에 설계하고자 했던 대로 출력됨을 알 수 있다.실제 실험에서는 BJT를 제외한 상태에서 실험을 했으므로, 커패시터의 전압 값의 범위에 따른 트랜지스터 스위칭 동작을 통해서 LED를 제어하지 못했다. 결과적으로 위의 파형에서 555 timer의 출력 전압이 low일 때 0V가 아니라 1.2V로 나타났고, 이는 디지털 시계로서 작동하지 못한다. 디지털 시계로서 동작하기 위해선 출력 값이 오직 논리값으로 나타나야 한다. (6V와 0V)만약 BJT를 연결한 상태에서 회로가 정상적으로 작동된다면 출력 전압 파형은 6V와 0V로 나타날 것이며 LED의 on/off 동작이 더욱 확실해질 것이다. 오차가 발생하지 않게 하려면 오차율이 적은 저항과 커패시터, BJT를 사용해서 스위칭 동작을 할 수 있도록 회로를 구현해야 한다.추가적으로, 적절한 R1과 R2값을 구하여 출력 전압의 Duty cycle을 조정할 수 있다. 이 R1+R2를 통해서 충전되고, 오직 R2를 통해서만 방전되기 때문에, 만약 R2>>R1이라면 duty cycle은 최소 50%까지 나타난다. 이 보다 짧은 (duty cycle < 50%) duty cycle을 얻기 위해서는 위와 같은 회로에서 저항 R2와 병렬로 다이오드를 추가해야 된다. 다이오드를 추가하면 이 오직 R1을 통해서만 충전되고, R2를 통해서만 방전되므로 50%미만의 duty cycle로 출력되는 것이 가능하다.[Figure 2-7] 50%미만의 duty cycle을 갖는 555 timer 회로PAGE * MERGEFOR

공학/기술| 2021.03.14| 12페이지| 1,500원| 조회(862)

연세대, 연세대학교, 전기전자공학, 전전, 기초아날로그실험, 기아실

미리보기

닫기
연세대 전기전자공학부 20-1학기 기초아날로그실험 결과레포트 5

Result Report 5 – Filter의 소개 및 실습 TOC o "1-3" h z u Hyperlink l "_Toc43452458" 1.실험 목표 PAGEREF _Toc43452458 h 2 Hyperlink l "_Toc43452459" 2.실험 결과 및 분석 PAGEREF _Toc43452459 h 2 Hyperlink l "_Toc43452460" 2-1 Passive 3rd order Low-pass filter PAGEREF _Toc43452460 h 2 Hyperlink l "_Toc43452461" 2-2 Active Band-reject filter PAGEREF _Toc43452461 h 8 Hyperlink l "_Toc43452462" 3.실험 오차 발생 원인과 해결방안 PAGEREF _Toc43452462 h 15실험 목표이번 실험의 목표는 passive filter와 active filter를 설계하고 그 특성을 이해하는 것이다. PSPICE를 통해서 filter의 frequency response를 확인한 후, PSPICE 시뮬레이션과 breadboard를 사용한 실험을 통해 이론을 검증할 것이다.실험 결과 및 분석2-1 Passive 3rd order Low-pass filter이 실험에서는 Butterworth type의 passive LC 3rd order LPF를 설계하고, 이 filter가 실제로 1이하의 전압이득을 갖고 Butterworth특성을 지니는지 살펴볼 것이다.[Figure 1-1]과 같은 passive low-pass filter를 구성하고 입력 전압으로 0.2을 입력한다. 100Hz부터 20kHz까지 frequency sweep하여 오실로스코프로 출력 전압 파형을 관찰한다. RC 직렬 회로 및 LR 직렬 회로가 low-pass filter에 해당되며, LPF는 cut-off frequency보다 낮은 주파수의 신호만 통과시킨다. 3rd order filter는 1st order 0kHz)[Figure 1-7] 출력파형 (20kHz)Filter의 입력단에는 Function generator가 연결되고, Filter의 출력단에는 Oscilloscope가 연결되므로 filter 회로의 입력단과 출력단에 각각 50Ω의 source, load 저항이 연결된 것과 같은 효과를 준다. 따라서 Butterworth filter를 설계하기 위해 원하는 cut-off frequency에 맞게 impedance 및 frequency scaling을 해주는 과정이 필요하다. 우리가 설계할 filter는 3rd order이므로 는 각각 1.06μF, 1.06μF, 5.3mH이다.실험에 사용된 소자 값은 각각 1μF, 1μF, 5mH이다.frequency sweep한 결과를 바탕으로 출력 전압의 magnitude plot을 나타내면 다음과 같다. LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험5\실험5 데이터.xlsx" "Sheet1!R7C17:R8C23" a f 5 h * MERGEFORMAT kHz0.112345dB-13.04-13.419-13.767-15.496-16.889-22.856 LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험5\실험5 데이터.xlsx" "Sheet1!R7C24:R8C30" a f 5 h * MERGEFORMAT 6789101112-28.09-32.458-36.115-39.283-42.025-44.322-46.411 LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험5\실험5 데이터.xlsx" "Sheet1!R7C31:R8C38" a f 5 h * MERGEFORMAT *************920-48.359-50.061-51.057-52.69-53.473-55.34-56.082-56.893 LINK Excel.Sheet.12 "C:\Users\KSY\Desude plot을 나타냈다. PSPICE 시뮬레이션을 진행할 때, 임피던스 매칭을 하기 위해 이 회로의 입력단과 출력단에 50Ω 저항을 추가하였다.[Figure 1-9] Passive Low-pass filter 회로 (=50)[Figure 1-10] Magnitude plot시뮬레이션 결과를 보면, 기본 전압이득이 0dB부터 시작해서 3kHz일 때의 전압이득이 -3dB이고, 9kHz일 때의 전압이득이 -28dB임을 알 수 있다.실험 결과와 시뮬레이션 결과 모두 magnitude plot에서 cut-off frequency 이전까지는 리플이 없는 평탄한 frequency response를 보인다. 이는 Butterworth filter의 특징 중 하나이다. 실험 결과에 약간의 오차가 있지만 실험을 통해 Butterworth특성을 갖는 passive LC 3rd order LPF가 잘 작동된다는 것을 확인하였다.2-2 Active Band-reject filter이 실험에서는 80Hz 주파수 신호를 제거하는 twin T Notch filter를 설계하고, filter의 frequency response특성을 살펴볼 것이다. 실험1과의 차이점은 Op-amp가 사용되어 1이상의 DC 전압이득을 가질 수 있다는 것이다. [Figure 2-1]과 같은 active band-reject filter를 구성하고 입력 전압으로 1을 입력한다. 10Hz부터 150Hz까지 frequency sweep하여 오실로스코프로 출력 전압 파형을 관찰한다.[Figure 2-1] Active band-reject filter 회로[Figure 2-2] 출력파형 (10Hz)[Figure 2-3] 출력파형 (50Hz)[Figure 2-4] 출력파형 (80Hz)[Figure 2-5] 출력파형 (100Hz)Cut-off frequency를 80Hz로 설정하고, Q-factor를 5로 설정하면 회로의 소자 값을 구하기 위한 과정은 다음과 같다.먼저, Notch frequency와 Q-factor값을나타내면 다음과 같다. LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험5\실험5 데이터.xlsx" "Sheet1!R10C17:R11C24" a f 5 h * MERGEFORMAT Hz*************0dB0-0.027-0.084-0.201-0.437-1.053-2.727 LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험5\실험5 데이터.xlsx" "Sheet1!R10C25:R11C32" a f 5 h * MERGEFORMAT 7*************78-3.018-3.245-3.525-3.885-4.286-4.62-4.976-5.21 LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험5\실험5 데이터.xlsx" "Sheet1!R10C33:R11C41" a f 5 h * MERGEFORMAT 7*************8687-5.451-5.663-5.747-5.786-5.749-5.563-5.437-5.108-4.82 LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험5\실험5 데이터.xlsx" "Sheet1!R10C42:R11C50" a f 5 h * MERGEFORMAT 888*************30140150-4.49-4.03-3.833-1.979-1.133-0.723-0.509-0.378-0.296[Figure 2-6] Magnitude plot (X축: 주파수(kHz)의 log스케일, Y축: 전압이득)위의 실험 결과 표에서 주파수별 dB값을 보면 Notch frequency를 80Hz로 설정했지만, 82Hz일 때의 전압이득이 -5.786dB로 가장 작다는 것을 알 수 있다. 이는 소자 계산 값과 동일한 값의 소자를 사용하지 않았기 때문이라고 생각해 볼 수 있다. 소자의 미세한 값 차이가 Notch frequency에 오차를 결과 (계산한 소자 값 적용)실험에 사용한 소자 값과 동일한 소자 값을 적용한 [Figure 2-8]의 시뮬레이션 결과를 보면, 83.176Hz일 때 가장 낮은 첨두치를 갖는다는 것을 알 수 있다. 반면에, 처음에 계산한 소자 값을 적용하여 시뮬레이션하면 [Figure 2-9]와 같이 magnitude plot이 바뀐다. 가장 낮은 첨두치를 가질 때의 주파수는 79.433Hz이고, Notch frequency인 80Hz와 가장 근사한 값이다. 따라서 주파수에 약간의 오차가 있지만 실험을 통해 이 회로는 80Hz±BW에 해당하는 주파수의 신호를 잘 대역 저지한다는 것을 확인하였다.실험 결과와 시뮬레이션 결과 모두 magnitude plot에서 80Hz 주변의 주파수에서 가장 낮은 첨두치를 보인다. Q-factor는 대역폭(BW)과 반비례 관계에 있는데, 이는 대역폭이 좁으면 좁을수록 특정 주파수 신호를 효과적으로 감쇠 시킬 수 있다는 것을 의미한다. Q-factor는 피드백 저항비에 의해 결정된다. 따라서 Q-factor를 더 높게 증가시키려면 인 피드백 저항을 사용하면 된다. Twin T Notch filter는 60Hz 전원부 노이즈를 제거하기 위해서 주로 사용되며 좁은 대역의 주파수 신호들만 감쇠 시킬 때도 사용된다.실험 오차 발생 원인과 해결방안실험 오차의 발생 원인은 다음과 같다. 첫째, 저항과 커패시터에 오차율이 존재한다. 둘째, 점퍼선에도 저항이 존재한다. 셋째, 우리가 실제로 사용하는 op-amp는 ideal하지 않고 주변 환경의 온도에 영향을 받거나 기계적 결함이 있을 수 있다. 넷째, Oscilloscope의 Scale volts/div값이 달라짐에 따라 동일한 출력 전압 값에 약간의 차이가 발생한다. 다섯째, 소자 계산 값과 정확히 일치하는 소자를 사용하지 못하면 frequency response가 다르게 나타난다. 여섯째, 실험1의 경우 실제 실험에서 사용되는 Oscilloscope, Function generator와 myDAQ에서 사용하MAT2

공학/기술| 2021.03.14| 15페이지| 1,500원| 조회(496)

연세대, 연세대학교, 전기전자공학, 전전, 기초아날로그실험, 기아실

미리보기

닫기
연세대 전기전자공학부 20-1학기 기초아날로그실험 결과레포트 4 평가A+최고예요

Result Report 4 – Op-amp 회로 이해 및 실험 TOC o "1-3" h z u Hyperlink l "_Toc42807747" 1.실험 목표 PAGEREF _Toc42807747 h 2 Hyperlink l "_Toc42807748" 2.실험 결과 및 분석 PAGEREF _Toc42807748 h 2 Hyperlink l "_Toc42807749" 2-1 Inverting amplifier PAGEREF _Toc42807749 h 2 Hyperlink l "_Toc42807750" 2-2 Non-inverting amplifier PAGEREF _Toc42807750 h 7 Hyperlink l "_Toc42807751" 2-3 Differential amplifier PAGEREF _Toc42807751 h 14 Hyperlink l "_Toc42807752" 2-4 Integrator PAGEREF _Toc42807752 h 17 Hyperlink l "_Toc42807753" 2-5 Differentiator PAGEREF _Toc42807753 h 23실험 목표이번 실험의 목표는 Op-amp의 개념과 응용 회로의 종류를 이해하고, PSPCIE 시뮬레이션을 통해 Op-amp 응용 회로의 동작 설계 및 실습을 하는 것이다. Op-amp의 사용법을 숙지한 후 실제 회로에서의 결과와 시뮬레이션 결과를 비교해본다.실험 결과 및 분석2-1 Inverting amplifier[Figure 1-1]과 같은 inverting amplifier를 구성하고 를 각각 47kΩ, 100kΩ, 150kΩ 1MΩ으로 바꿔가면서 와 의 파형을 관찰하였다. 는 amplitude=0.1V, =0V, frequency=1kHz인 Sine파형으로 설정하였다.[Figure 1-1] Inverting amplifier저항 측정값47kΩ 측정값100kΩ 측정값150kΩ 측정값1MΩ 측정값[Figure 1-2] 입력파형: CH1, 출력파형: CH1MΩ일 때, 전압 이득은 다음과 같다: 2.35 / 5 / 7.5 / 50.위의 cursor window는 각 별로 출력전압을 나타낸다. offset을 제거한 출력전압의 은 다음과 같다: 0.238X2=0.476V, 0.506X2=1.012V, 0.760X2=1.52V, 4.781X2=9.562V.시뮬레이션 출력 전압값의 오차는 1.28%, 1.2%, 1.33%, 4.38%이다.따라서 출력전압()의 이론값인 0.47V, 1V, 1.5V, 10V와 비교했을 때, 실험을 통해 얻은 측정값이 PSPICE 시뮬레이션 결과값보다 정확도가 높다는 것을 알 수 있다.2-2 Non-inverting amplifier[Figure 2-1]과 같은 non-inverting amplifier를 구성하고 를 각각 47kΩ, 100kΩ, 150kΩ, 1MΩ으로 바꿔가면서 와 의 파형을 관찰하였다. 는 amplitude=0.1V, =0V, frequency=1kHz인 Sine파형으로 설정하였다. 또한 의 값을 100kΩ과 1kΩ일때로 나누어서 실험을 진행했다.[Figure 2-1] Non-inverting amplifier[Figure 2-2] 입력파형: CH1, 출력파형: CH0 (=20kΩ, =47kΩ, =100kΩ)[Figure 2-3] 입력파형: CH1, 출력파형: CH0 (=20kΩ, =47kΩ, =1kΩ)[Figure 2-4] 입력파형: CH1, 출력파형: CH0 (=20kΩ, =100kΩ, =100kΩ)[Figure 2-5] 입력파형: CH1, 출력파형: CH0 (=20kΩ, =100kΩ, =1kΩ)[Figure 2-6] 입력파형: CH1, 출력파형: CH0 (=20kΩ, =150kΩ, =100kΩ)[Figure 2-7] 입력파형: CH1, 출력파형: CH0 (=20kΩ, =150kΩ, =1kΩ)[Figure 2-8] 입력파형: CH1, 출력파형: CH0 (=20kΩ, =1MΩ, =1kΩ)Non-inverting amplifier의 전압 이득을 구하는 과정은 다음과 같다 동일한 회로를 구성하여 동일한 동작을 하는지 확인하였다. 는 amplitude=0.1V, offset=5V, frequency=1kHz인 sine파형으로 설정하였다. 마찬가지로 서로 다른 4가지 에 대하여 시뮬레이션을 진행하였다.[Figure 2-9] Noninverting amplifier 회로[Figure 2-10] PSPICE 시뮬레이션 결과[Figure 2-11] Cursor window가 각각 47kΩ / 100kΩ / 150kΩ / 1MΩ일 때, 전압 이득은 다음과 같다: 3.35 / 6 / 8.5 / 60.위의 cursor window는 각 별로 출력전압을 나타낸다. offset을 제거한 출력전압의 은 다음과 같다: 0.326X2=0.652V, 0.587X2=1.174V, 0.823X2=1.646V, 4.786X2=9.572V.시뮬레이션 출력 전압값의 오차는 2.69%, 2.17%, 3.18%, 20.23%이다.따라서 출력전압()의 이론값인 0.67V, 1.2V, 1.7V, 12V와 비교했을 때, 실험을 통해 얻은 측정값이 PSPICE 시뮬레이션 결과값보다 정확도가 높다는 것을 알 수 있다.2-3 Differential amplifier[Figure 3-1]과 같은 differential amplifier를 구성하고 에 대한 의 파형을 관찰하였다. 와 는 amplitude=0.1V, =0V, frequency=1kHz인 Sine파형으로 설정하였다.[Figure 3-1] Differential amplifier측정값 측정값측정값 측정값[Figure 3-2] 입력파형: CH1, 출력파형: CH0Differential amplifier의 전압 이득을 구하는 과정은 다음과 같다. 다음의 식이 성립하기 위해선 ideal한 op-amp라는 전제조건이 필요하다.이 실험에서 , 이므로 출력전압은 가 성립한다. Differential amplifier의 기본 동작은 Summing amplifier와 비슷하다. Summing amplifier와의 차이는 Diffe요하다.Integrator의 전압이득과 전압이득의 크기는 다음과 같다.이 실험에서 입력 전압이 이므로 출력 전압은 다음과 같다.실험 결과, 출력 전압의 파형은 cosine파형임을 확인하였다. Integrator의 출력 전압은 입력 신호의 시간 적분 연산을 통해서 얻어진다. 따라서 sine파형을 입력 신호로 입력하면 출력전압은 만큼의 factor가 곱해진 cosine파형을 갖는다.Ideal한 integrator의 경우, 대역폭이 매우 작고, 입력 신호 주파수의 작은 범위에만 해당된다. 주파수가 0인 DC신호에 대해서, 커패시터의 리액턴스는 무한대의 값을 가진다. 이로 인해 op-amp는 open-loop 회로가 된다. Open-loop일 경우 전압 이득은 무한대이고, 결과적으로 소신호 offset전압도 증폭되어서 출력신호에 오류로 나타나게 된다.이 실험에서 사용되는 integrator에는 피드백 저항 가 커패시터 C와 병렬로 연결되어 있다. 보다 훨씬 큰 저항값을 가진 를 커패시터 C와 병렬로 연결하면 이러한 ideal integrator의 한계를 최소화할 수 있다.위의 실험 결과로부터 얻은 출력 전압값을 표와 magnitude plot으로 나타내면 다음과 같다. LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험4\실험4 데이터.xlsx" Sheet1!R1C1:R2C10 a f 5 h * MERGEFORMAT kHz0.10.20.30.40.50.60.70.80.9Vpp111110.99710.74910.51910.28910.0559.8319.606 LINK Excel.Sheet.12 "C:\Users\KSY\Desktop\기아실\실험4\실험4 데이터.xlsx" Sheet1!R1C11:R2C20 a f 5 h * MERGEFORMAT 123456789109.387.3435.7354.6133.8553.2652.8322.5062.2262.024 LINK Excel.Sheet.12 "C:\Useruency=20kHz, 입력파형: CH1, 출력파형: CH0Differentiator의 출력 전압을 구하는 과정은 다음과 같다. 다음의 식이 성립하기 위해선 ideal한 op-amp라는 전제조건이 필요하다.Differentiator의 전압이득과 전압이득의 크기는 다음과 같다.이 실험에서 입력 전압이 이므로 출력 전압은 다음과 같다.실험 결과, 출력 전압의 파형은 위상이 180도 반전된 cosine파형임을 확인하였다. 미분(Differential)은 파형의 어느 지점에서 신호 파형의 변화율을 얻는 과정이다. Differentiator의 출력 전압은 입력 신호의 시간 미분 연산을 통해서 얻어지므로 입력 전압의 변화율에 비례한다. 따라서 sine파형을 입력 신호로 입력하면 출력전압은 RC만큼의 factor가 곱해지고, 위상이 180도 반전된 cosine파형을 갖는다.Differentiator의 전압이득의 크기는 이다. 따라서 전압 이득은 주파수 f에 정비례하고, 주파수가 증가할수록 커패시터의 리액턴스는 감소한다. 저주파에서 전압 이득은 적고, 주파수가 0인 DC신호에 대해서, 전압 이득은 0이다. 커패시터는 입력 신호로부터 더 많은 전류를 끌어오기 때문에 고주파 입력 신호는 커패시터에 의해 로드된다. 따라서 고주파 노이즈 신호가 증폭되어서 출력신호에 오류로 나타나게 된다. 고주파수에서 전압 이득은 매우 높으므로 리액턴스보다 큰 저항을 회로상에서 커패시터보다 앞부분에 연결하고, 추가적인 커패시터를 피드백 저항 와 병렬로 연결하면 이러한 differentiator의 한계를 최소화할 수 있다.위의 실험 결과로부터 얻은 출력 전압값을 표와 magnitude plot으로 나타내면 다음과 같다.kHz12345678910Vpp0.267910.416920.58560.806790.947131.1321.351.5411.7462.*************16171819202.3012.5442.8233.1423.4793.9284.41714.49413.53412.167[Figure 5-6]MAT2

공학/기술| 2021.03.14| 30페이지| 1,500원| 조회(438)

연세대, 연세대학교, 전기전자공학, 전전, 기초아날로그실험, 기아실

미리보기

닫기
연세대 전기전자공학부 20-1학기 기초아날로그실험 결과레포트 3

Result Report 3 – Active 소자의 이해 및 실험 TOC o "1-3" h z u Hyperlink l "_Toc42230158" 1.실험 목표 PAGEREF _Toc42230158 h 2 Hyperlink l "_Toc42230159" 2.실험 결과 및 분석 PAGEREF _Toc42230159 h 2 Hyperlink l "_Toc42230160" 2-1 Half wave rectifier PAGEREF _Toc42230160 h 2 Hyperlink l "_Toc42230161" 2-2 Voltage clipper PAGEREF _Toc42230161 h 4 Hyperlink l "_Toc42230162" 2-3 Logic gate (NAND gate) PAGEREF _Toc42230162 h 7 Hyperlink l "_Toc42230163" 2-4 DC-DC Boost Converter PAGEREF _Toc42230163 h 15실험 목표이번 실험의 목표는 Active component에 대한 application을 구현해 봄으로써 동작원리를 이해하는 것이다. 실험에서는 Diode와 Transistor의 조합으로 이루어진 application을 구현한다.실험 결과 및 분석2-1 Half wave rectifierDiode와 저항을 사용하여 [Figure 2-1]과 같은 Half wave rectifier를 구성하고 Function Generator로 AC신호 (Sine파 100Hz 4Vpp)를 인가하였다. Oscillator를 통해 출력되는 파형을 확인하였다.[Figure 2-1] Half wave rectifier[Figure 2-2] 1kΩ 측정값과 Diode의 Forward bias전압[Figure 2-3] 입력 전압 (Sine파 100Hz 4Vpp)[Figure 2-4] 출력 전압 (100Hz 1.388Vpp)실험 결과, 저항 R1에 걸리는 출력 전압의 주파수는 입력전압의 주파수와 동일했으며, 입력와 동일하다. Oscilloscope의 출력파형을 자세히 보면, 입력전압이 음의 반주기일 때, 0.7V보다 작을 때 Diode가 Reverse-biased되므로 출력전압이 나타나지 않았다는 것을 확인할 수 있다.PSPICE로 동일한 회로를 구성하여 동일한 파형이 출력되는지 확인하였다. 시뮬레이션에서 출력전압의 최대 전압은 1.337V이며, 측정값과 이론값 사이의 오차율은 3.81%이다.[Figure 2-5] PSIPICE 시뮬레이션2-2 Voltage clipperDiode 2개와 저항을 사용하여 [Figure 2-6]과 같은 Voltage clipper를 구성하고 Function Generator로 AC신호 (Sine파 1kHz 4Vpp)를 인가하였다. Oscillator를 통해 출력되는 파형을 확인하였다.[Figure 2-6] Voltage clipper[Figure 2-7] Diode 1과 Diode 2의 Forward bias전압[Figure 2-8] 입력 전압 (Sine파 1kHz 4Vpp)[Figure 2-9] 출력 전압 (1kHz 1.227Vpp)실험 결과, 출력 전압의 주파수는 입력전압의 주파수와 동일했으며, 출력 전압의 진폭은 1.227였다. 입력 전압의 양의 반주기동안 Diode1에 Forward bias전압이 걸리고, 입력 전압이 0.7V이상이면 출력전압은 0.7V로 제한된다. 반면 음의 반주기동안에는 Diode2에 Forward bias전압이 걸리고, 입력 전압이 -0.7V이하이면 출력전압은 -0.7V로 제한된다. 따라서 출력 전압은 약 0.7V사이의 전압만 출력된다는 것을 확인할 수 있다.PSPICE로 동일한 회로를 구성하여 동일한 파형이 출력되는지 확인하였다. 시뮬레이션에서는 출력전압의 진폭은 1.325이며, 측정값과 이론값 사이의 오차율은 7.39%이다.[Figure 2-10] PSIPICE 시뮬레이션2-3 Logic gate (NAND gate)MOSFET, LED, 저항을 사용하여 [Figure 2-11]과 같은 NAND gate측정값 저항 1kΩ 측정값[Figure 2-11] NAND gateNAND gate는 모든 입력의 논리값이 1일 때 출력의 논리값 0이 되는 logic gate를 말한다. 이를 논리식으로 표현하면 와 같다.입력의 경우의 수는 가지이며, 차례대로 LED의 출력 결과를 나타내면 [Figure 2-12]와 같다.A=0, B=0, C=0, f=12) A=0, B=0, C=1, f=1A=0, B=1, C=0, f=14) A=0, B=1, C=1, f=1A=1, B=0, C=0, f=16) A=1, B=0, C=1, f=1A=1, B=1, C=0, f=18) A=1, B=1, C=1, f=0[Figure 2-12] 8가지 경우의 수에 따른 출력A, B, C라는 PMOS에 인가하는 각각의 gate 전압이 0V (ON)일 때 그 논리값을 0이라고 한다면, 출력 LED가 ON되었을 때 논리값이 1, LED가 OFF되었을 때 논리값이 0이다. 위의 결과를 토대로 진리표를 만들면 [Table 1]과 같다.ABCf**************************011110[Table 1] NAND gate 진리표PSPICE로 동일한 회로를 구성하여 논리값이 알맞게 출력되는지 확인하였다. PSPICE 시뮬레이션에서는 저항 200kΩ 3개와 1kΩ 1개를 사용하였고, 전류를 측정하여 출력 결과를 확인하였다. 각각의 PMOS에 가하는 입력 전압을 M1, M2, M3라고 설정하였다.[Figure 2-13] PMOS NAND gate 회로M1=0, M2=0, M3=0 → f=0M1=0, M2=0, M3=-5V → f=1M1=0, M2=-5V, M3=0 → f=1M1=-5V, M2=0, M3=0 → f=1M1=0, M2=-5V, M3=-5V → f=1M1=-5V, M2=-5V, M3=0 → f=1M1=-5V, M2=0, M3=-5V → f=1M1=-5V, M2=-5V, M3=-5V → f=1[Figure 2-13] Output voltage when M1=-5V, M2=-5V, M3=-5V →in보다 전위가 높아야 한다.PSPICE 시뮬레이션에서는 gate의 전압으로 -5V를 인가했을 때를 논리값 0으로 설정하여 NAND gate를 구현하였다. 회로내에 가장 작은 전류가 흐를 때가 출력의 논리값이 0일때를 나타내며, 그때의 입력 전압은 M1=0, M2=0, M3=0이다. NAND gate는 디지털 회로이므로 논리를 나타내는 출력값에 오차가 존재하지 않는다. 따라서, 실험 결과와 PSPICE 시뮬레이션 결과를 통해 논리식 이 성립함을 확인하였다.2-4 DC-DC Boost Converter[Figure 2-15]와 같은 Boost converter를 구성하고, 추가적인 필터링 과정을 거친 후 전압을 변환하여 출력하였다. 트랜지스터에 최대 전압 5V, 최소 전압 0V, 1kHz Pulse파를 인가하여 스위치 대신 사용하였다.10kΩ 측정값 100kΩ 측정값20kΩ 측정값[Figure 2-16] Boost converterPulse width = 10%, RMS = 1.376VPulse width = 20%, RMS = 1.550VPulse width = 30%, RMS = 1.721VPulse width = 40%, RMS = 1.892VPulse width = 50%, RMS = 2.064VPulse width = 60%, RMS = 2.237VPulse width = 70%, RMS = 2.413VPulse width = 80%, RMS = 2.591VPulse width = 90%, RMS = 2.771VPulse width = 100%, RMS = 2.901VRMS는 교류 신호의 실효값을 나타낸 것으로, 교류 신호의 peak값을 로 나눈 것과 같다. 입력전압이 DC 5V전압일 때, pulse width에 따른 출력 전압을 표로 나타내면 [Table 2]와 같다.PW(%)*************080901001.3761.551.7211.8922.0642.2372.4132.5912.7712.901[Table 2] Pulse width에 따른 출력 Ω→1kΩ1.6191.8972.1752.4532.2243.0063.2823.5583.8354.10910kΩ→51Ω1.8432.122.3992.6762.9533.233.5053.7814.0564.3[Table 3] 소자 값 변경표를 보면 알 수 있듯이, 회로의 입력부에 있던 저항 10kΩ을 51Ω으로 변경한 결과, 출력 전압이 증가한 것을 알 수 있다. 회로를 구성하는 인덕터의 소자 값은 출력 전압의 변화에 큰 영향을 주지 않았다. 한편, Pulse width를 증가시킬수록 출력 전압도 증가하였다.따라서 위의 실험 결과를 토대로 봤을 때, 회로의 출력 전압의 범위에 영향을 주는 요소는 스위치 (트랜지스터)에 인가하는 Pulse파의 pulse width, 주파수, 회로의 입력부에 있는 저항 값으로 생각할 수 있다. Pulse width가 길면 길수록 트랜지스터의 작동 시간도 길어지고, 결과적으로 출력 전압을 일정하게 유지하게 만든다. 스위치가 켜지면 입력 전압과 거의 동일한 전압이 인덕터를 통해 유도된다. 한편, 스위치의 ON 시간이 길어질수록 유도 전압은 작아진다.스위치가 꺼지면 인덕터의 극성이 역전되고, 입력 전압에 더해져 커패시터가 충전된다. 커패시터는 입력 전압뿐만 아니라, 트랜지스터가 OFF되어있는 시간 동안 인덕터를 통해 유도되는 전압도 함께 더하여 충전된다. 따라서 항상 입력 전압보다 큰 전압이 출력된다.또한 추가적인 필터링은 출력 전압을 평활하게 만들고 리플 전압을 줄여 주기 때문에 좀 더 정확한 출력 전압 (사용자가 원하는 전압)을 얻게 해준다.PSPICE로 동일한 회로를 구성하여 pulse width에 따른 출력 전압의 변화를 확인하였다. 시뮬레이션 결과를 보면 스위치에 가해지는 Pulse파의 pulse width가 크면 클수록 출력 전압도 커진다는 것을 확인할 수 있다.[Figure 2-17] Boost converter 회로[Figure 2-18] PSPICE 시뮬레이션실험1과 실험2에서 오차가 발생한 원인은 다음과 같다. 첫째, 저항과 다이T2

공학/기술| 2021.03.14| 22페이지| 1,500원| 조회(462)

연세대, 연세대학교, 전기전자공학, 전전, 기초아날로그실험, 기아실

미리보기

닫기
연세대 전기전자공학부 20-1학기 기초아날로그실험 결과레포트 1, 2

Result Report 1 – NI myDAQ 실습 TOC o "1-3" h z u Hyperlink l "_Toc41572808" 1.실험 목표 PAGEREF _Toc41572808 h 2 Hyperlink l "_Toc41572809" 2.실험 결과 및 분석 PAGEREF _Toc41572809 h 2 Hyperlink l "_Toc41572810" 2-1 Experiment 1: myDAQ에서 파형 출력 후 확인 PAGEREF _Toc41572810 h 2 Hyperlink l "_Toc41572811" 2-2 Experiment 2: myDAQ에서 DC전압 공급 및 전압/전류 측정 PAGEREF _Toc41572811 h 7 Hyperlink l "_Toc41572812" 2-3 Experiment 3: myDAQ에서 다이오드 테스트 PAGEREF _Toc41572812 h 9 Hyperlink l "_Result_Report_2" Result Report 2 – 기초 Component의 이해 및 실험실험 목표이번 실험의 목표는 회로 측정에 필요한 장비들의 종류를 확인하고, 장비의 사용 용도 및 사용법을 이해하는 것이다. 간단한 회로를 구성한 뒤, 실험값들을 측정하도록 한다.실험 결과 및 분석2-1 Experiment 1: myDAQ에서 파형 출력 후 확인myDAQ을 사용하여 차례대로 Sine파형, Square파형, Pulse파형을 출력한다. AO 1핀과 AGND핀을 통해서 Function Generator의 기능을 사용하였고, AI 0+핀과 AI 0-핀을 통해서 Oscilloscope의 기능을 사용하였다.[Figure 2-1] myDAQ핀 연결첫번째로, myDAQ으로 주파수 2kHz, 진폭 1, 오프셋 0V인 Sine파형을 출력하였다. 또한 PSPICE로 회로를 구성하여 동일한 파형이 출력되는지 확인하였다.[Figure 2-2] Function Generator와 Oscilloscope[Figure 2-3] PSPICE 시cope로 파형을 관찰하였을 때 세 파형 모두 실험 결과, 정상적으로 출력됨을 알 수 있다.2-2 Experiment 2: myDAQ에서 DC전압 공급 및 전압/전류 측정브레드 보드상에 [Figure 2-8]과 같은 회로를 만들고, Digital Multimeter를 이용해 전압과 전류를 측정하였다. 이때, 저항은 R1, R2 모두 1kΩ을 사용하였다.[Figure 2-8] R1, R2 직렬 회로전체 저항에 걸리는 전압저항 R1 양단에 걸리는 전압저항 R2 양단에 걸리는 전압저항 R2에 흐르는 전류마찬가지로, PSPICE로 회로를 구성하여 동일한 전압, 전류가 측정되는지 확인하였다.[Figure 2-9] PSPICE 시뮬레이션이론 값과 측정 값을 비교해 보았을 때, 저항 R1과 R2에 걸리는 전압의 오차율은 4.6%, 저항 R1 양단에 걸리는 전압의 오차율은 4.8%, 저항 R2 양단에 걸리는 전압의 오차율은 4.4%, 저항 R2에 흐르는 전류의 오차율은 4%였다. 오차의 원인으로는 다음과 같다. 첫째, 저항에 오차율이 존재한다. 둘째, PSPICE상에서 도선은 저항이 없지만, 실험에 사용한 점퍼선에는 저항이 있다. 작은 오차율이 존재하기는 했지만 이론이 성립함을 알 수 있다.2-3 Experiment 3: myDAQ에서 다이오드 테스트1N914 다이오드를 사용하여 Digital Multimeter로 다이오드의 Forward bias 전압을 측정하였다.[Figure 2-10] Diode forward bias다이오드의 Forward bias의 이론 값은 0.7V이지만, 실험 결과 0.617V로 측정되었다. 오차율은 11.86%임을 알 수 있다.Result Report 2 – 기초 Component의 이해 및 실험 TOC o "1-3" h z u TOC o "1-3" h z u Hyperlink l "_Toc41596540" 1.실험 목표 PAGEREF _Toc41596540 h 11 Hyperlink l "_Toc41596541" 2.실험 목표는 Passive component (R, L, C)에 대한 기본적인 이해를 하고, 각 소자의 조합에 따른 등가 회로를 이해하는 것이다. R/C로 구성된 회로를 구성하여 실험값을 측정하고, 측정 과정을 통해 Impedance의 phase 개념을 이해하도록 한다.실험 결과 & Discussion2-1 Experiment 1: R/L/C회로의 구현 및 등가회로 구현첫번째로, 저항 1kΩ을 사용하여 [Figure 2-1]과 같은 회로를 구성하고, 등가 저항을 구하기 위해AB양단에 전압 1V를 가한 뒤 회로에 흐르는 전류를 측정하였다.[Figure 2-1] R 회로[Figure 2-2] AB 양단 전류PSPICE로 회로를 구성하여 동일한 전류가 측정되는지 확인하였다. 시뮬레이션 결과, 전류의 측정값은 1.5mA로 이론 값과 일치하였다.[Figure 2-3] PSPICE 시뮬레이션AB양단에 가해준 전압과 측정한 전류 값을 이용하여 등가 저항을 구하면 다음과 같다.옴의 법칙에 의하면, = 0.667kΩ등가 저항 이론 값을 계산하는 과정은 다음과 같다.R2//R3 = = 0.5kΩ, R5//R6 = = 0.5kΩR4 + (R2//R3) + (R5//R6) = 2kΩR1//(2kΩ) = = 0.667kΩ[Figure 2-4] 등가 저항 측정값Digital Multimeter로 등가 저항을 측정한 결과, 0.661kΩ이 측정되었다. 등가 저항의 측정값과 이론 값 사이의 오차율은 0.9%로 매우 낮았다. 이를 통해, 옴의 법칙이 성립함을 알 수 있다.두번째로, 저항 20kΩ과 커패시터 220pF을 사용하여 [Figure 2-5]과 같은 회로를 구성하고, 등가 커패시턴스를 구하기 위해 AC sweep을 진행하였다. 진폭이 2V, 오프셋이 0V인 Sine파를 1kHz ~ 20kHz까지 1kHz씩 증가시켜 차단 주파수 근처의 출력 전압 변화 양상을 확인하였다.[Figure 2-5] C 회로AC sweep을 진행하며 측정한 값을 표와 그래프로 나타내면 다음과 같다. 그래프의 x축은 110pF = 330pF등가 커패시턴스의 측정값과 이론 값의 오차율은 20.60%였다. PSPICE로 [Figure 2-7]과 같은 회로를 구성하여 AC sweep을 진행하였다. PSPICE에서 AC sweep을 진행하면 우선 바이어스 포인트 분석이 실행된다. 이 회로를 DC전압으로 분석하면 커패시터가 개방 회로가 되므로, 커패시터 사이의 노드가 지면에 연결되지 않는다. 따라서 DC 신호 경로를 만들기 위해 커패시터 사이의 중간 노드에 1GΩ크기의 큰 저항을 연결했다.시뮬레이션 결과, 차단 주파수의 이론 값은 약 24kHz임을 알 수 있었다. 차단주파수 측정값과 이론 값의 오차율은 16.67%였다.[Figure 2-7] PSPICE 시뮬레이션다음으로는, 앞의 실험 결과와 비교하기 위해 100pF와 220pF으로 등가 커패시턴스 회로를 구현한 후, 다시 실험을 진행하였다.[Figure 2-8] 등가 커패시턴스 회로AC sweep을 진행하며 측정한 값을 표와 그래프로 나타내면 다음과 같다. 그래프의 x축은 log 스케일의 주파수(kHz)를 나타내고, y축은 데시벨(dB)을 나타낸다.kHz12345678910dB6.026.026.0165.995.995.985.945.925.89kHz*************7181919.520dB5.885.865.825.785.765.725.685.615.525.395.25[Figure 2-8] 등가 커패시턴스 회로 AC sweep마찬가지로, PSPICE로 등가 커패시턴스 회로를 구성하여 AC sweep을 진행하였다.[Figure 2-9] PSPICE 시뮬레이션브레드 보드로 실험을 진행했을 때는 100pF와 220pF을 사용했기 때문에 등가 커패시턴스가 320pF이었지만, PSPICE에서는 330pF을 사용하였다. 따라서 차단 주파수 측정값과 이론 값의 오차율이 앞의 실험에서 보다 크며, 오차율은 17.22%였다.2-2 Experiment 2: RC회로의 전기적 특성저항 20kΩ과 커패시터 100pF로 RC필터를 구현하고, 주파수에지만, 실험상으로는 1.414V까지 나타내기가 어려웠다. 차단 주파수 측정 값을 계산하면 다음과 같다.PSPICE 시뮬레이션을 통해 magnitude plot을 확인한 결과, 1.414의 전압이득을 갖는 지점에서의 주파수는 79.614kHz임을 알 수 있었다. 또한, 20kHz일 때 출력전압의 측정값은 1.82V였지만 시뮬레이션 상에서는 약 1.94V임을 확인하였다.차단 주파수 측정값과 이론 값의 오차율은 0.96%로 매우 낮았다. 이를 통해 차단 주파수 지점에서 전압이득은 0.707배가 된다는 것과, 용량성 리액턴스와 저항 값이 같아져서 차단 주파수가 이 됨을 알 수 있다.Discussion3-1 Experiment 1: R/L/C회로의 구현 및 등가회로 구현첫번째 실험에서 등가 저항의 측정값과 이론 값 사이에 0.9%의 오차율이 존재하였다. 오차가 발생한 원인은 다음과 같다. 2kΩ 저항이라고 해도 각각의 저항마다 오차율이 존재한다. 또한 점퍼선도 저항이 존재한다. 따라서 정확한 저항 값을 가진 저항과 저항이 작은 점퍼선을 사용하도록 해야 한다.두번째 실험에서 등가 커패시턴스의 측정값과 이론 값의 오차율은 20.60%였다. 차단주파수 측정값과 이론 값의 오차율은 16.67%였다.등가 커패시턴스 회로를 구성하고나서, 차단 주파수 측정값과 이론 값을 비교해보았을 때도 17.22%의 오차율이 존재하였다. 두번째 실험의 전체적인 오차 원인은 다음과 같다. 커패시터 마다 오차율이 존재하고 점퍼선에도 저항이 존재한다. Oscilloscope로 출력전압을 측정할 때 파형에 존재하는 노이즈와 변동 폭이 크기 때문에 정확한 전압을 측정하기 어려웠을 거라고 생각한다. 등가 회로에서 오차가 나타난 주요 원인은 실험상에선 320pF을 사용했지만 시뮬레이션상에선 330pF을 사용했기 때문이다. 따라서 정확한 저항 값을 가진 저항을 사용하도록 하고, 저항이 작은 점퍼선을 사용하도록 한다. 또한 Oscilloscope의 Time/div버튼을 적절히 조절하여 파형의 변동이 작은 상태에

공학/기술| 2021.03.14| 20페이지| 1,500원| 조회(682)

연세대, 연세대학교, 전기전자공학, 전전, 기초아날로그실험, 기아실

미리보기

닫기